掩模及其制造方法与流程

文档序号：21408497发布日期：2020-07-07 14:43阅读：386来源：国知局

本公开涉及掩模(mask)及其制造方法，并且更具体地，涉及一种用于在有机发光显示装置的制造工艺中使用来沉积有机层并通过镀覆工艺形成的掩模以及一种制造该掩模的方法。

背景技术：

随着信息时代进步，用于在视觉上显示电信息信号的显示装置的领域已迅速地增长。依照快速发展，已经开发了具有诸如薄厚度、轻重量和低功耗性质的极好性能的各种显示装置。上面提到的显示装置的具体示例可以包括液晶显示装置(lcd)、量子点装置(qd)、场发射显示装置(fed)、有机发光显示装置(oled)等。

特别地，oled是自发光装置并且具有高响应速度、发光效率和辉度及宽视角的优点。因此，oled已经在吸引许多关注。

oled包括阳极、阴极和有机层，该有机层被设置在阳极与阴极之间，并且在该有机层中电子和空穴结合以发出光。通常，有机层包括空穴注入层(hil)、空穴传输层(htl)、发射层(eml)、电子传输层(etl)和电子注入层(eil)。

oled的有机层可以根据设计具有图案化发射层结构。在具有图案化发射层结构的oled中，发出不同颜色的光的发射层对于相应的像素来说是分离的。例如，用于发出红色光的红色有机发射层、用于发出绿色光的绿色有机发射层和用于发出蓝色光的蓝色有机发射层可以被分别分离在红色子像素、绿色子像素和蓝色子像素中。可以使用掩模(例如，具有用于相应的子像素的开口的精细金属掩模(在下文中，称为fmm))来使包括有机发射层的有机层沉积并图案化在相应的子像素的发射区域上。

通常通过经由曝光和显影形成图案并然后通过湿法蚀刻在金属片材上转印该图案来制造这样的掩模。然而，当使用湿法蚀刻工艺来制造掩模时，由于蚀刻的各向同性而难以在蚀刻工艺期间精确地控制图案宽度。因此，难以获得高分辨率图案。

技术实现要素：

因此，本公开的发明人开发了一种制造掩模(例如fmm)的工艺，以用于用在通过电镀的oled的制造工艺中。在电镀工艺中，通过对种子图案施加电流来在设置在基板上的种子图案上形成镀覆层。

然而，通过电镀所制造的掩模具有小厚度和低表面粗糙度，并且由于掩模与基板之间的静电而不容易被从基板剥离。此外，当从基板剥离掩模时，可能损坏掩模。

此外，通过电镀所制造的掩模像种子图案的表面一样具有非常低的表面粗糙度。因此，在检测用于对准的对准键(alignmentkey)的过程中，对准键的检测率由于高表面反射率而大大地减小。因此，难以在期望的位置处对准掩模。

因此，本公开的发明人认识到电镀的上述问题并且发明了一种可从基板容易地剥离的掩模和一种制造该掩模的方法。

要由本公开实现的目的是为了提供一种掩模和一种制造该掩模的方法。在所述掩模中，电镀层的部分区域具有高表面粗糙度以容易地从基板剥离所述掩模，从而减少在工艺期间对所述掩模的损坏。

要由本公开实现的另一目的是为了提供一种掩模和一种制造该掩模的方法。形成在所述掩模的表面上的对准键区域具有减小的反射率，因此，可提高对准键的检测率并且可容易地将所述掩模设置在期望的位置处。

要由本公开实现的又一目的是为了提供一种使用具有不同电阻的两个或更多个导电层来制造掩模的方法。在所述掩模中，要通过镀覆而形成的镀覆层可被容易地剥离并且具有高厚度均匀性。

本公开的目的不限于上面提到的目的，并且本领域技术人员可从以下描述中清楚地理解上面未提及的其它目的。

根据本公开的一个方面，一种制造掩模的方法包括制备第一导电层。该第一导电层包括：在基板上的多个单元区域中具有网格形状的第三部分；在所述多个单元区域之间对应的第二部分；以及围绕该第三部分和该第二部分的第一部分。所述方法还包括：在所述第一导电层上制备包括至少一个开口区域的第二导电层。所述方法还包括：使通过所述第二导电层的所述至少一个开口区域暴露的所述第一导电层的一部分氧化。所述方法还包括：通过使用所述第一导电层和所述第二导电层作为种子层进行镀覆来制备镀覆层；以及从所述镀覆层剥离所述第一导电层和所述第二导电层。

根据本公开的另一方面，一种掩模包括：第一部分，该第一部分围绕多个单元区域的外围。所述掩模还包括：第二部分，该第二部分位于所述多个单元区域之间；以及第三部分，该第三部分在所述多个单元区域中限定多个开口。所述第一部分包括具有比与第一部分内的对准键区域邻近的周边区域高的表面粗糙度的对准键区域。

根据本公开的另一方面，一种掩模包括多个第一区域。多个孔位于多个第一区域的每一个上，至少一个孔具有第一端开口以及小于第一端开口的第二端开口。掩模还包括位于第一区域之间的第二区域。掩模还包括围绕第一区域和第二区域的第三区域。位于第二区域或第三区域上的第一表面上的反射率值小于位于第二区域或第三区域上的第二表面上的反射率值。

示例性实施方式的其它详细内容题材被包括在详细描述和附图中。

根据本公开，掩模包括具有比其外围区域高的表面粗糙度的部分区域。因此，通过利用高表面粗糙度而减小反射率，可以容易地从基板剥离所述掩模并且使在制造工艺中减少对所述掩模的损坏。

根据本公开，形成具有高表面粗糙度的对准键。因此，可以增加所述对准键的检测率并且容易地对准所述掩模。

根据本公开，具有不同性质的第一导电层和第二导电层被用作种子层。因此，可以在制造工艺期间容易地剥离所述掩模并且形成具有均匀厚度的掩模。

根据本公开的效果不限于上面举例说明的内容，并且在本说明书中包括更多种效果。

附图说明

根据结合附图进行的以下详细描述，将更清楚地理解本公开的以上及其它方面、特征和其它优点，附图中：

图1a至图1j是被提供来说明根据本公开的实施方式的制造掩模的方法的示意平面图和截面图；

图2是例示了使用图1j所示的掩模来使有机材料沉积在显示面板上的腔室的示意截面图；

图3是被提供来说明根据本公开的另一实施方式的制造掩模的方法的示意截面图；

图4是根据本公开的另一实施方式的掩模的示意平面图；

图5是根据本公开的又一实施方式的掩模的示意平面图；

图6是如沿着图5的vi-vi'线所截取的掩模的示意截面图；

图7是根据本公开的再一实施方式的掩模的示意平面图；

图8是如沿着图7的viii-viii'线所截取的掩模的示意截面图；以及

图9是根据本公开的再一实施方式的掩模的示意截面图。

具体实施方式

通过参照与附图一起在下面详细地描述的示例性实施方式，本公开的优点和特性以及实现这些优点和特性的方法将是清楚的。然而，本公开不限于本文公开的示例性实施方式，而是将被以各种形式实现。示例性实施方式仅作为示例被提供，使得本领域技术人员可充分地理解本公开的公开内容和本公开的范围。因此，本公开将仅通过所附权利要求的范围来限定。

用于描述本公开的示例性实施方式的附图中例示的形状、大小、比率、角度、数量等仅仅是示例，并且本公开不限于此。贯穿本说明书，相似的附图标记通常表示相似的元件。此外，在本公开的以下描述中，可以省略对已知相关技术的详细说明，以避免不必要地模糊本公开的主题。本文使用的诸如“包括”、“具有”和“由……构成”的术语通常旨在允许添加其它组件，除非这些术语与术语“仅”一起使用。除非另外明确地陈述，否则对单数的任何引用可以包括复数。

即使未明确地陈述，组件也被解释为包括普通的误差范围。

当使用诸如“在……上”、“在……上方”、“在……下方”和“挨着”的术语来描述两个部分之间的位置关系时，除非与术语“紧接”或“直接地”一起使用这些术语，否则一个或更多个部分可以被定位在两个部分之间。

当一个元件或层被设置“在”另一元件或层“上”时，另一层或另一元件可以被直接地插置在另一元件上或其之间。

尽管术语“第一”、“第二”等被用于描述各种组件，然而这些组件不受这些术语限制。这些术语仅仅被用于区分一个组件和其它组件。因此，要在下面提到的第一组件可以是本公开的技术构思中的第二组件。

贯穿本说明书，相似的附图标记通常表示相似的元件。

附图中例示的每个组件的大小和厚度是为了描述的方便而例示的，并且本公开不限于所例示的组件的大小和厚度。

本公开的各种实施方式的特征可以部分地或完全地彼此附着或者组合，并且可按照技术上不同的方式互锁和操作，并且这些实施方式可彼此独立地或相互关联地执行。

在下文中，将参照附图详细地描述根据本公开的示例性实施方式的显示装置。

制造掩模的方法

根据本公开的实施方式的制造掩模的方法包括制备第一导电层。该第一导电层包括：第三部分，该第三部分在基板上的多个单元区域中具有网格形状；第二部分，该第二部分设置在所述多个单元区域之间；以及第一部分，该第一部分围绕所述第三部分和所述第二部分。该方法还包括制备第二导电层，该第二导电层包括位于所述第一导电层上的至少一个开口(以下，还称作开口区域)。该方法还包括：使通过所述第二导电层的所述至少一个开口区域暴露的所述第一导电层的一部分氧化。该方法还包括：通过使用所述第一导电层和所述第二导电层作为种子层进行镀覆来制备镀覆层；以及从所述镀覆层去除(剥离)所述第一导电层和所述第二导电层。在下文中，将参照图1a至图1j更详细地描述制造掩模的方法。

通过电镀所制造的掩模可能具有小厚度和低表面粗糙度。在一些示例中，由于掩模与基板之间的静电而不容易被从基板剥离。此外，当从基板剥离掩模时，可能损坏掩模。

另一缺陷是，通过电镀所制造的掩模具有非常低的表面粗糙度。因此，在检测用于对准的对准键(alignmentkey)的过程中，对准键的检测率由于掩模的很低的表面粗糙度所造成的高表面反射率而大大地减小。因此，难以在期望的位置处对准掩模。

因此，本公开的发明人认识到电镀的上述问题并且发明了一种可从基板容易地剥离的掩模并提供一种为了便于对准而在所选的位置处设置高表面粗糙度的方法。此处还教导了一种制造该掩模的方法。图1a至图1j是被提供来说明根据本公开的实施方式的制造掩模的方法的示意平面图和截面图。

参照图1a和图1b，第一导电层120形成在基板110上。第一导电层120包括：第三部分126，第三部分126在多个单元区域cell中具有网格形状；第二部分124，该第二部分124设置在所述多个单元区域cell之间；以及第一部分122，该第一部分122围绕第三部分126和第二部分124。

基板110是用于支撑形成在基板110上的组件的基板。基板110可以由绝缘材料形成以抑制对基板110施加电流。在基板110上限定与多个oled相对应的所述多个单元区域cell。每个单元区域cell包括与oled的多个像素相对应的多个开口。

第一导电层120被设置在基板110上。第一导电层120在要稍后执行的镀覆工艺中充当种子层。

第一导电层120包括围绕所述多个单元区域cell的外围的第一部分122和位于所述多个单元区域cell之间的第二部分124。第一导电层120还包括第三部分126，该第三部分126在所述多个单元区域cell中限定多个开口150。

第一导电层120的第三部分126被限定为在所述多个单元区域cell中具有网格形状的导电层。第一导电层120的第三部分126在所述多个单元区域cell中限定与oled的多个像素相对应的多个开口150。第一导电层120的第三部分126可以在所述多个单元区域cell中具有网格形状。

第一导电层120的第二部分124被限定为位于所述多个单元区域cell之间的导电层。第一导电层120的第二部分124使基板110上的所述多个单元区域cell分离。

第一导电层120的第一部分122被限定为设置在最外围处以围绕所述多个单元区域cell的导电层。第一导电层120的第一部分122是被定位为围绕第一导电层120的第二部分124和第三部分126以及所述多个单元区域cell的导电层。在本文中，可以将所述多个单元区域cell限定为通过第一导电层120的第一部分122和第二部分124围绕的区域。

第一导电层120是种子层并且由导电材料形成，电流可流过该导电材料。例如，第一导电层120可以由诸如银(ag)、铜(cu)、铬(cr)、钛(ti)、钼-钛合金(moti)等的金属材料形成。另外，第一导电层120可以由基于铟锡氧化物(ito)、铟锌氧化物(izo)、铟锡锌氧化物(itzo)、氧化锌(zno)和氧化锡(tio)的透明导电氧化物(tco)形成。然而，本公开不限于此。

第一导电层120可以由具有比要稍后描述的第二导电层130低的电阻的导电材料形成。因为第一导电层120由具有低电阻的材料形成，所以它可在镀覆工艺中充当种子层。

第一导电层120形成在基板110上。第一导电层120可以通过溅射来形成，但是不限于此。例如，可以根据设计通过使用诸如轧制等的各种制造工艺来形成第一导电层120。

参照图1c和图1d，包括至少一个开口区域160的第二导电层130形成在第一导电层120上。

第二导电层130被设置在第一导电层120上。第二导电层130充当阻挡层，该阻挡层在要稍后执行的氧化工艺中抑制第一导电层120的氧化。例如，除形成在第二导电层130的一部分中的开口区域160外的第二导电层130可抑制第一导电层120的氧化。此外，第二导电层130以及第一导电层120可在要稍后执行的镀覆工艺中充当种子层。

第二导电层130包括分别与第一导电层120的第一部分122、第二部分124和第三部分126相对应的第一部分132、第二部分134和第三部分136。例如，第二导电层130的第一部分132被设置在第一导电层120的第一部分122上。此外，第二导电层130的第二部分134被设置在第一导电层120的第二部分124上。此外，第二导电层130的第三部分136被设置在第一导电层120的第三部分126上。

第二导电层130包括至少一个开口区域160。开口区域160暴露第一导电层120以在要稍后执行的热处理中使第一导电层120氧化。

参照图1c和图1d，第二导电层130包括多个开口区域160。例如，所述多个开口区域160可以形成在第二导电层130的第一部分132中，或者可以形成在第二导电层130的第一部分132的四个拐角处。在后续工艺中通过第二导电层130的开口区域160来使第一导电层120氧化。第二导电层130的开口区域160最终对应于掩模上的对准键区域。

第二导电层130可以由具有极好的抗氧化的导电材料形成。例如，第二导电层130可以由在要稍后执行来使第一导电层120氧化的高温热处理中不氧化的导电材料形成。

此外，第二导电层130可以由具有比第一导电层120高的电阻的材料形成。第一导电层120可以由诸如银(ag)、铜(cu)、铬(cr)、钛(ti)、钼(mo)、钼-钛合金(moti)等的金属材料形成。在这种情况下，第二导电层130可以由基于铟锡氧化物(ito)、铟锌氧化物(izo)、铟锡锌氧化物(itzo)、氧化锌(zno)和氧化锡(tio)的透明导电氧化物(tco)形成。在这种情况下，第二导电层130可以由非晶透明导电氧化物形成。透明导电氧化物具有比金属材料高的电阻，因此不足以充当种子层。然而，透明导电氧化物具有低且光滑的表面粗糙度。因此，如果通过要稍后执行的镀覆工艺来在第二导电层130上形成镀覆层140，则可容易地剥离镀覆层140。

第二导电层130形成在第一导电层120上。第二导电层130可以通过溅射来形成，但不限于此，并且可以通过使用各种制造工艺来形成。还可以通过图案化以形成开口区域160来形成第二导电层130。

参照图1e，通过第二导电层130的开口区域160暴露的第一导电层120的一部分被氧化。

可以通过对第一导电层120和第二导电层130执行高温热处理来使第一导电层120的一部分氧化。具体地，当对第一导电层120和第二导电层130施加高温热时，在由金属材料形成的第一导电层120的表面上发生氧化。例如，通过形成在第二导电层130中的开口区域160暴露于外部的第一导电层120的表面122a被氧化。如果第一导电层120由金属材料形成，则可以通过氧化大大地增加暴露表面122a的表面粗糙度。

与第一导电层120不同，第二导电层130由具有极好的抗氧化的材料形成。因此，在第二导电层130的暴露表面上很少发生氧化。因此，在高温热处理中，表面粗糙度仅在通过第二导电层160的开口区域160暴露的第一导电层120的表面122a中增加。然而，充当阻挡层的第二导电层130的表面粗糙度基本上不增加。

在第一导电层120的一部分被氧化的同时，可通过调节热处理时间和温度来调节第一导电层120的氧化度。例如，可通过调节热处理时间和温度来控制第一导电层120的表面粗糙度。此外，可以分别对形成在第二导电层130中的所述多个开口区域160执行不同的热处理。因此，可不同地控制第一导电层120的每个暴露部分的表面粗糙度。

在氧化之后，第一导电层120的暴露部分可以具有100nm或更大的表面粗糙度，但不限于此。通过与尚未通过第二导电层130氧化的第一导电层120中的大约3nm的表面粗糙度相比较，通过第二导电层130的开口区域160暴露的第一导电层120的表面粗糙度可以大大地增加。在氧化之后，第一导电层120的表面粗糙度可以是第二导电层130的表面粗糙度的大约30倍或更多。

使第一导电层120的一部分氧化的工艺可以包括使第二导电层130结晶。例如，如果第二导电层130由非晶材料形成，则可以通过热处理来使第二导电层130结晶成多晶材料。例如，如果第二导电层130由非晶ito(a-ito)形成，则可以通过热处理来使第二导电层130结晶成poly-ito。在热处理之后，结晶成poly-ito的第二导电层130具有低且光滑的表面粗糙度。因此，可从镀覆层140容易地剥离第二导电层130。

参照图1f，镀覆层140是通过使用第一导电层120和第二导电层130作为种子层来执行镀覆工艺而形成的。

用于在第一导电层120和第二导电层130上形成镀覆层140的镀覆工艺被执行。可根据设计自由地采用任何镀覆方法，只要该镀覆方法可形成金属材料的镀覆层140即可。在根据本公开的实施方式的制造掩模的方法中，可以采用作为湿法镀覆工艺的电镀方法。更具体地，电镀方法可以包括垂直镀覆方法，在该垂直镀覆方法中，在包括第一导电层120和第二导电层130的基板110被垂直地设置在镀覆槽内的状态下执行镀覆。电镀方法还可以包括水平镀覆方法，在该水平镀覆方法中，在包括第一导电层120和第二导电层130的基板110被水平地设置在镀覆槽内的状态下执行镀覆。

在使用电镀方法的镀覆工艺中，电流被施加到充当种子层的第一导电层120和第二导电层130。当电流在第一导电层120和第二导电层130中流动时，镀覆层140形成在第一导电层120和第二导电层130的表面上。

镀覆层140被镀覆为围绕第一导电层120和第二导电层130的上表面和侧表面。具体地，镀覆层140被镀覆为与第一导电层120的侧表面以及第二导电层130的上表面和侧表面接触。

镀覆层140包括与第一导电层120的第一部分122、第二部分124和第三部分126相对应的第一部分142、第二部分144和第三部分146。例如，镀覆层140的第一部分142被设置在第一导电层120的第一部分122和第二导电层130的第一部分132上并且镀覆层140的第二部分144被设置在第一导电层120的第二部分124和第二导电层130的第二部分134上。镀覆层140的第三部分146被设置在第一导电层120的第三部分126和第二导电层130的第三部分136上。然而，镀覆层140被镀覆为围绕第一导电层120和第二导电层130的侧表面。因此，镀覆层140的第三部分146之间的开口170具有比介于第一导电层120的第三部分126之间和介于第二导电层130的第三部分136之间的开口150小的大小。

镀覆层140的第一部分142与第二导电层130的第一部分132的上表面接触。此外，镀覆层140的第一部分142被设置为与通过第二导电层130的开口区域160暴露的第一导电层120的第一部分122的上表面122a接触。在上述的氧化工艺中，通过第二导电层130的开口区域160暴露的第一导电层120的表面122a的表面粗糙度大大地增加。因此，与第一导电层120的暴露表面122a接触的镀覆层140的第一部分142的表面142a还可以具有高表面粗糙度。例如，面对第一导电层120的第一部分122的镀覆层140的第一部分142的下表面142a具有与第一导电层120的暴露表面122a类似的表面粗糙度。

参照图1g和图1h，基板110、第一导电层120和第二导电层130被从镀覆层140去除(剥离)。例如，镀覆层140与基板110、第一导电层120和第二导电层130分离。

可以通过对基板110、第一导电层120和第二导电层130施加物理力来从镀覆层140剥离基板110、第一导电层120和第二导电层130。另外，可以在液体中从镀覆层140剥离基板110、第一导电层120和第二导电层130，以使从镀覆层140剥离它们并清洗已分离的镀覆层140变得容易。另选地，可以在第二导电层130与镀覆层140之间溅射液体来在第二导电层130与镀覆层140之间渗透液体。

从镀覆层140分离了基板110、第一导电层120和第二导电层130而形成的镀覆层140然后被焊接到框架180。将框架180附接到镀覆层140的焊接步骤可以是可选择的，因为镀覆层140可以是不具有框架180的单独的掩模100。参照图1i和图1j，示出了用于该实施方式的可选步骤，焊接到框架180的镀覆层140将被用作根据本公开的实施方式的掩模100。

根据本公开的实施方式的掩模100包括镀覆层140、框架180和焊接部190。在从基板110、第一导电层120和第二导电层130分离镀覆层140之后，然后镀覆层140被焊接到框架180。

框架180可以被形成为可设置有镀覆层140的第一部分142以便与镀覆层140相结合地支撑镀覆层140的大小。例如，框架180具有沿着镀覆层140的第一部分142延伸的形状并且被设置为与镀覆层140的第一部分142的一部分接触。

可以将框架180和镀覆层140焊接在镀覆层140的第一部分142处。焊接工艺可以使用包括钕-钇铝石榴石(nd-yag)激光器的各种类型的光纤激光器来执行，但不限于此。

如上所示，根据本公开的可替换实施方式的掩模100包括不具有框架180的镀覆层140。

图1i和图1j分别是例示了根据本公开的实施方式的掩模的平面图和截面图。根据本公开的实施方式的掩模100包括第一部分142、第二部分144和第三部分146。图1i和图1j所示的掩模100可以包括与图1g和图1h所示的镀覆层140基本上相同的组件。因此，图1i和图1j所示的掩模100的组件通过与图1g和图1h所示的镀覆层140的相应组件相同的附图标记来表示。

掩模100的第一部分142、第二部分144和第三部分146与图1f所示的镀覆层140的第一部分142、第二部分144和第三部分146基本上相同。具体地，掩模100的第一部分142可以被镀覆设置在最外围处以围绕所述多个单元区域cell。掩模100的第一部分142是围绕所述多个单元区域cell的外围的镀覆层。掩模100的第一部分142围绕第一导电层120的第二部分144和第三部分146以及单元区域cell。掩模100的第二部分144可以是位于所述多个单元区域cell之间的镀覆层140。掩模100的第二部分144使掩模100内的所述多个单元区域cell分离。掩模100内的所述多个单元区域cell可以被掩模100的第一部分142和第二部分144围绕。掩模100的第三部分146可以是在所述多个单元区域cell内具有网格形状的导电层。掩模100的第三部分146可以包括多个开口170，通过所述多个开口170可通过要稍后执行的溅射工艺来形成oled的多个像素。掩模100的第三部分146可以在所述多个单元区域cell内具有网格形状。

参照图1j中的截面图，掩模100的第二部分144和第三部分146具有带开口底部的向下“u”或形状。此外，掩模100的第一部分142具有带开口底部的向下形状。

在这种情况下，掩模100的第一部分142、第二部分144和第三部分146中的每一个均在其中具有多个向下平表面。掩模100的第一部分142、第二部分144和第三部分146的内表面在制造工艺期间与第一导电层120和第二导电层130接触。例如，参照截面图，掩模100的第一部分142、第二部分144和第三部分146中的每一个均在其中具有第一表面以及从该第一表面的至少一侧向下突出的第二表面。第一表面在水平方向上延伸并且第二表面在垂直方向上延伸。

掩模100包括具有比其在第一区域的向下内表面上的周边区域高的表面粗糙度的对准键区域142a。参照图1j，对准键区域142a形成在掩模100的第一部分142的第一表面上。对准键区域142a具有高表面粗糙度并且因此具有比常规的对准键区域低的反射率。此外，对准键区域142a的高表面粗糙度可在掩模100的制造工艺期间从镀覆层140剥离导电层120和130的同时抑制静电的产生。

在图1i和图1j中，包括焊接到框架180的镀覆层140的结构被限定为根据本公开的实施方式的掩模100。然而，仅框架180未被焊接到的镀覆层140被限定为根据本公开的另一实施方式的掩模。例如，如图1g和图1h所示，在被焊接到框架180之前已从中分离了第一导电层120和第二导电层130的镀覆层140可以被用作根据本公开的另一实施方式的掩模。

在根据本公开的实施方式的制造掩模的方法中，具有不同性质的第一导电层120和第二导电层130被用作种子层。此外，包括在第二导电层130中的开口区域160用于在掩模100的一部分中形成具有高表面粗糙度的区域142a。

在根据本公开的实施方式的制造掩模的方法中，改进了掩模100的一部分的表面粗糙度。因此，可以在从基板110剥离掩模100时抑制通过基板110与掩模100之间的静电所引起的对掩模100的损坏。

此外，在根据本公开的实施方式的制造掩模的方法中，形成了具有高表面粗糙度的对准键区域。因此，可以减小对准键区域的反射率。根据本公开的实施方式的制造掩模的方法可抑制在掩模100的制造工艺或使用所制造的掩模100的溅射工艺期间通过对准键区域142a的高表面反射率所引起的对准键区域142a的检测率的劣化。因此，可以将掩模100容易地放置在期望的位置处。

此外，在根据本公开的实施方式的制造掩模的方法中，具有低表面粗糙度的第二导电层130被设置在具有相对低电阻的第一导电层120上。因此，可以改进镀覆的均匀性并且容易地使镀覆层140分离。也就是说，设置在基板110上的第一导电层120可以由具有低电阻的金属材料形成。此外，设置在第一导电层120上的第二导电层130可以由例如具有低表面粗糙度的结晶透明导电氧化物形成。因此，由于第一导电层120具有低电阻，可减小第一导电层120和第二导电层130的总电阻。因此，可以形成具有整体均匀厚度的镀覆层140。此外，设置在顶侧的第二导电层130具有表面粗糙度低的表面。因此，当使形成在第二导电层130上的镀覆层140分离时，可以减少镀覆层140的撕裂或第一导电层120和第二导电层130的撕裂。

图2是例示了使用图1h和图1i所示的掩模来使有机材料沉积在显示面板上的腔室的示意截面图。

如图2所示，溅射单元80和溅射源30被设置在真空腔室90中。溅射源30在溅射单元80下面。通过支撑轴81支撑的溅射单元80包括支撑件85、设置在支撑件85上的掩模100和基板84，该基板84被设置在掩模100上方并且将在上面溅射有机材料。溅射单元80还包括：冷却板83，该冷却板83被设置在基板84上方以使在溅射工艺期间产生的热冷却；以及磁体板82，该磁体板82被设置在冷却板83上方以抑制掩模100的下垂。

从设置于真空腔室90的底部上的溅射源30获得的源31可以被加热以蒸发或者升华。可以通过形成在设置在基板84下面的掩模100中的多个开口170来在基板84上选择性地溅射来自溅射源30的蒸发或升华源31。

图3是被提供来说明根据本公开的另一实施方式的制造掩模的方法的示意截面图。

参照图3，除了形成第二导电层130的工艺之外，根据本公开的另一实施方式的制造掩模的方法与上面参照图1a至图1j所描述的根据本公开的实施方式的制造掩模的方法相同。因此，将省略其冗余描述。

参照图3，根据本公开的另一实施方式的制造掩模的方法包括：在基板110上形成第一导电层120，然后在第一导电层120上形成包括至少一个开口区域160的第二导电层230。在这种情况下，形成第二导电层230的工艺包括形成第二导电层230以覆盖第一导电层120的上表面和侧表面。

具体地，第二导电层130仅像图1d所示的那样形成在第一导电层120的上表面上。然而，在如图3所示的根据本公开的另一实施方式的制造掩模的方法中，第二导电层230被设置为不仅覆盖第一导电层120的上表面还覆盖第一导电层120的侧表面。

在根据本公开的另一实施方式的制造掩模的方法中，具有较低的表面粗糙度的第二导电层230被设置为围绕具有较高的表面粗糙度的第一导电层120。因此，镀覆层140可被形成为与第二导电层230接触而不与第一导电层120接触。在根据本公开的另一实施方式的制造掩模的方法中，具有较低的表面粗糙度的第二导电层230被设置为围绕具有较高的表面粗糙度的第一导电层120。当使形成在第二导电层230上的镀覆层140分离时，可以进一步抑制镀覆层140的撕裂或第一导电层120和第二导电层230的撕裂。

图4是根据本公开的另一实施方式的掩模的示意平面图。除了进一步设置了对准键区域342a和342b之外，图4所示的掩模300与图1i和图1j所示的掩模100基本上相同。因此，将省略其冗余描述。

图4所示的掩模300包括第一部分342、第二部分344和第三部分346。第一部分342围绕所述多个单元区域cell的外围。第二部分344位于所述多个单元区域cell之间。此外，第三部分346在所述多个单元区域cell中限定多个开口170。

参照图4，根据本公开的另一实施方式的掩模300包括多个对准键区域342a和342b。所述多个对准键区域342a和342b包括设置在第一部分342的拐角处的对准键区域342a和沿着第一部分342的一侧而设置的多个对准键区域342b。所述多个第一对准键区域342a和342b是彼此间隔开相同的距离并且沿着第一部分342而设置以围绕所述多个单元区域cell。

在图1i和图1j所示的掩模100中，对准键区域被仅设置在第一部分142的拐角处。然而，在图4所示的掩模300中，所述多个第一对准键区域342a沿着第一部分342而设置。所述多个第一对准键区域342a和342b使对准掩模300变得容易。此外，因为与其周边区域相比具有较高的表面粗糙度的第一对准键区域342a和342b增加，所以可减少当从基板110剥离掩模300时在基板110与掩模300之间产生的静电。因此，可以减少当剥离掩模300时对掩模300的损坏。

图5是根据本公开的另一实施方式的掩模的示意平面图。图6是如沿着图5的vi-vi'线所截取的掩模的示意截面图。除了进一步设置了第二对准键区域444a之外，图5和图6所示的掩模400与图4所示的掩模300基本上相同。因此，将省略其冗余描述。

图5和图6所示的掩模400包括第一部分442、第二部分444和第三部分446。第一部分442围绕所述多个单元区域cell的外围。第二部分444位于所述多个单元区域cell之间。此外，第三部分446在所述多个单元区域cell中限定多个开口170。

参照图5和图6，根据本公开的又一实施方式的掩模400包括多个第一对准键区域442a和442b以及多个第二对准键区域444a。所述多个第一对准键区域442a和442b沿着第一部分442而设置以围绕所述多个单元区域cell。此外，所述多个第二对准键区域444a沿着第二部分444而设置。也就是说，所述多个第二对准键区域444a在所述多个单元区域cell之间彼此间隔开相同的距离。

掩模400在设置在所述多个单元区域cell内部的第二部分444中的耐久性低于设置在所述多个单元区域cell外部的第一部分442中的耐久性。因此，所述多个单元区域cell中的第二部分444与基板110之间的静电可以容易地对设置在第二部分444中的掩模400造成损坏。

图4所示的掩模300包括沿着第一部分342而设置的所述多个第一对准键区域342a和342b。然而，图5和图6所示的掩模400还包括在所述多个单元区域cell之间沿着第二部分444而设置的所述多个第二对准键区域444a。因为所述多个第二对准键区域444a还被设置在所述多个单元区域cell之间，所以可减少当从基板110剥离掩模400时在基板110与掩模400的第二部分444之间产生的静电。因此，可以减少当剥离掩模400时对掩模400的损坏。

图7是根据本公开的再一实施方式的掩模的示意平面图。图8是如沿着图7的viii-viii'线所截取的掩模的示意截面图。除了第一对准键区域542a和542b在大小上与第二对准键区域544a不同之外，图7和图8所示的掩模500与图5和图6所示的掩模400基本上相同。因此，将省略其冗余描述。

图7和图8所示的掩模500包括第一部分542、第二部分544和第三部分546。第一部分542围绕所述多个单元区域cell的外围。第二部分544位于所述多个单元区域cell之间。此外，第三部分546在所述多个单元区域cell中限定多个开口170。

参照图7和图8，根据本公开的再一实施方式的掩模500包括多个第一对准键区域542a和542b以及多个第二对准键区域544a。所述多个第一对准键区域542a和542b沿着第一部分542而设置以围绕所述多个单元区域cell。此外，所述多个第二对准键区域544a沿着第二部分544而设置。例如，所述多个第二对准键区域544a在所述多个单元区域cell之间彼此间隔开相同的距离。在这种情况下，第一部分542中的所述多个第一对准键区域542a和542b可以具有比第二部分544中的所述多个第二对准键区域544a大的大小。例如，参照图8，第一对准键区域542a和542b的长度d1大于第二对准键区域544a的长度d2。

如以上参照图5和图6所描述的，掩模400在设置在单元区域cell内部的第二部分中具有较低的耐久性。因此，第二对准键区域形成在第二部分中以抑制当剥离掩模时对第二部分的损坏。然而，为了改进工艺产量，需要在掩模中形成尽可能多的单元区域cell。在这种情况下，单元区域cell之间的距离变窄并且第二部分的宽度减小。

因此，在图7和图8所示的掩模500中，设置在宽的第一部分542中的第一对准键区域542a和542b具有比设置在窄的第二部分544中的第二对准键区域544a大的大小。因此，可以在制造oled时增加每单位面积的产品的数量并且还可以减少当剥离掩模时的损坏。换句话说，第二对准键区域544a的宽度可以比第一对准键区域542a和542b窄。

图9是根据本公开的再一实施方式的掩模的示意截面图。除了第一对准键区域642a和642b在表面粗糙度上与第二对准键区域644a不同之外，图9所示的掩模600与图5和图6所示的掩模400基本上相同。因此，将省略其冗余描述。

图9所示的掩模600包括第一部分642、第二部分644和第三部分646。第一部分642围绕所述多个单元区域cell的外围。第二部分644位于所述多个单元区域cell之间。此外，第三部分646在所述多个单元区域cell中限定多个开口。

参照图9，根据本公开的再一实施方式的掩模600包括多个第一对准键区域642a和642b以及多个第二对准键区域644a。所述多个第一对准键区域642a和642b沿着第一部分642而设置以围绕所述多个单元区域cell。此外，所述多个第二对准键区域644a沿着第二部分644而设置。在这种情况下，第一部分642中的所述多个第一对准键区域642a和642b可以具有比第二部分644中的所述多个第二对准键区域644a高的表面粗糙度。

在图9所示的掩模600中，形成了对于相应区域具有不同的表面粗糙度的多个对准键区域。因此，可以根据掩模的形状来调节在基板与掩模的每个区域之间产生的静电。

在下文中，将参照示例和比较例更详细地描述本公开的上述的效果。然而，以下示例是仅为了例示性目的而提供的，而不旨在限制本公开的范围。

实验例

在基板上溅射第一导电层，在第一导电层上溅射第二导电层并且执行电镀以形成掩模。然后，使镀覆层与基板、第一导电层和第二导电层分离以制造掩模。

在示例1中，钼(mo)被用于第一导电层并且多晶铟锡氧化物(poly-ito)被用于第二导电层。在示例2中，钼-钛合金(moti)和铜(cu)的双层被用于第一导电层并且poly-ito被用于第二导电层。

在比较例1中，poly-ito被用于单个导电层，而在比较例2中，钼(mo)被用于单个导电层，然后对其执行电镀。在比较例3中，使用由钼-钛合金(moti)和铜(cu)形成的双导电层，而在比较例4中，使用由钼(mo)、铜(cu)和钼(mo)形成的三重导电层。在比较例5中，使用由钼-钛合金(moti)、铝(al)和钼-钛合金(moti)形成的三重导电层。在比较例6中，使用由钼-钛合金(moti)、铜(cu)和a-ito形成的三重导电层。然后，对其执行电镀。

利用根据示例和比较例制造的掩模，对通过电镀而形成的镀覆层执行可靠性测试。在对镀覆层的可靠性测试中，评估是否在镀覆期间是否发生剥离并且是否在形成掩模之后易于分离。此外，评估是否在分离所形成的掩模时撕掉镀覆层和所形成的镀覆层的厚度均匀性。测试结果如下表1所示。

[表1]

在表1中，平均导电层电阻指代镀覆层的平均薄层电阻并且镀覆层在镀覆期间的剥离指代是否在镀覆工艺期间观察到镀覆层的剥离。此外，使镀覆层分离的容易性意味着当使镀覆层分离时不剥离导电层。此外，导电层的撕裂意味着当使镀覆层分离时镀覆层的一部分是否随着粘附到导电层而被撕掉。镀覆层的厚度偏差指代在镀覆层工艺完成之后的镀覆层的厚度的偏差度。参照表1，可以看到如果导电层像比较例1所示的那样由仅具有高电阻的poly-ito形成，则所形成的镀覆层的厚度偏差非常大。此外，可以看到如果单层和多层中的每一个均像比较例2至5所示的那样由仅具有低电阻的金属材料形成，则所形成的镀覆层的厚度偏差是极好的。然而，在这些情况下，难以剥离所形成的镀覆层。

比较例6中使用的镀覆层具有在具有低电阻的moti/cu双层上溅射a-ito的结构。可以看到在将a-ito用于导电层的比较例6中，与使用poly-ito的示例2相比较，导电层被容易地撕掉。这是因为a-ito具有较高的表面粗糙度并且不比poly-ito光滑，因此，当剥离镀覆层时导电层被容易地撕掉。这可以导致镀覆层的质量降级。

然而，可以看到如果具有低电阻的金属材料被用于第一导电层并且具有高电阻的poly-ito被用于第二导电层然后执行镀覆，则易于剥离镀覆层。另外，可以看到镀覆层具有均匀厚度。

还可以将本公开的示例性实施方式描述如下：

根据本公开的一个方面，提供了一种制造掩模的方法。所述制造掩模的方法包括：形成第一导电层，该第一导电层包括在基板上的多个单元区域中具有网格形状的第三部分、在基板上的所述多个单元区域之间对应的第二部分以及在基板上围绕第三部分和第二部分的第一部分；在所述第一导电层上形成第二导电层，第二导电层具有穿过该第二导电层的至少一个开口，该至少一个开口暴露第一导电层的至少一部分，通过所述第二导电层的所述至少一个开口，使所述第一导电层的暴露部分氧化；在作为种子层的所述第一导电层和所述第二导电层上进行镀覆来形成镀覆层；以及从所述镀覆层去除所述第一导电层和所述第二导电层以造成包括镀覆层的掩模。

形成所述第二导电层的步骤可以包括：形成所述第二导电层以覆盖所述第一导电层的上表面和侧表面。

形成所述第二导电层的步骤可以包括：形成多个第一开口，该多个开口使所述第一部分中的所述第一导电层的所述部分暴露。

形成所述第二导电层的步骤可以包括：形成多个第一开口和多个第二开口，该多个第一开口使所述第一部分中的所述第一导电层的所述部分暴露，该多个第二开口使所述第二部分中的所述第一导电层的所述部分暴露。

所述第一开口可以具有比所述第二开口大的大小。

通过所述第一开口暴露的所述第一导电层可以具有比通过所述第二开口暴露的所述第一导电层高的表面粗糙度。

使所述第一导电层的所述暴露部分氧化的步骤可以包括：对所述第一导电层和所述第二导电层执行高温热处理。

执行所述高温热处理的步骤可以包括：通过调节与在用于热处理中的热处理的时间或用于热处理中的温度相关的至少一个变量来控制所述第一导电层的所述暴露部分的表面粗糙度。

使所述第一导电层的所述暴露部分氧化的步骤可以包括使所述第二导电层结晶。

所述第一导电层可以由具有比所述第二导电层低的电阻的导电材料制成。

所述第一导电层可以由金属材料制成，并且所述第二导电层可以由透明导电氧化物制成。

根据本公开的另一方面，提供了一种掩模。该掩模包括：第一部分，该第一部分围绕多个单元区域的外围；第二部分，该第二部分位于所述多个单元区域之间；以及第三部分，该第三部分在所述多个单元区域中限定多个开口。所述第一部分包括具有比其周边区域高的表面粗糙度的对准键区域。

所述第二部分和所述第三部分的横截面可以具有带一个开口侧的“u”或形状。

所述第一部分、所述第二部分和所述第三部分中的每一个均可以具有第一表面以及在其截面图中从该第一表面的至少一侧向下突出的第二表面，并且可以将所述对准键区域设置在所述第一表面上。

所述对准键区域可以包括沿着所述第一部分而设置的多个第一对准键区域和沿着所述第二部分而设置的多个第二对准键区域。

所述第一对准键区域可以具有比所述第二对准键区域大的大小。

所述第一对准键区域可以具有比所述第二对准键区域高的表面粗糙度。

尽管已经参照附图详细地描述了本公开的示例性实施方式，然而本公开不限于此，并且在不脱离本公开的技术构思的情况下，可以以许多不同的形式具体实现本公开。因此，本公开的示例性实施方式是仅为了例示性目的而提供的，而不旨在限制本公开的技术构思。本公开的技术构思的范围不限于此。因此，应该理解的是，上述的示例性实施方式在所有方面都是例示性的，而不限制本公开。应该基于以下权利要求解释本公开的保护范围，并且其等同范围内的所有技术构思都应该被解释为落入本公开的范围内。