技术特征：
1.一种改进的等离子增强原子层沉积法，其特征在于，包括：在一个沉积循环中，在前驱体脉冲关闭或者反应物脉冲关闭后至少进行一次真空吹扫。2.根据权利要求1所述的等离子增强原子层沉积法，其特征在于，在一个沉积循环中，在前驱体脉冲关闭后至少进行一次真空吹扫，并且在反应物脉冲关闭后也至少进行一次真空吹扫。3.根据权利要求1所述的等离子增强原子层沉积法，其特征在于，一个沉积循环包括：通入载气流，通入前驱体脉冲，以及通过反应物脉冲和等离子体脉冲；并且在一个沉积循环中，当所述真空吹扫不开启时，始终开启载气流。4.根据权利要求2所述的等离子增强原子层沉积法，其特征在于，在一个沉积循环中，反应物脉冲与等离子脉冲基本同时进行；每次所述真空吹扫的时长小于所述前驱体脉冲的时长；每次所述前驱体脉冲的时长与所述反应物脉冲的时长基本相同。5.根据权利要求1-4任一项所述的等离子增强原子层沉积法，其特征在于，所述前驱体为硅源前驱体，所述反应物为含氮和/或氧的单质或化合物。6.根据权利要求1所述的等离子增强原子层沉积法，其特征在于，包括：在所述沉积法开始之前和结束之后还分别进行真空吹扫。7.权利要求1-6任一项所述的等离子增强原子层沉积法用于沉积半导体结构中的绝缘膜。8.一种沟槽/孔的表面成膜方法，其特征在于，包括：提供半导体基底，所述半导体基底上形成有沟槽或孔；在所述沟槽或孔内，采用如权利要求1-6任一项所述的等离子增强原子层沉积法进行绝缘膜的沉积。9.根据权利要求8所述的表面成膜方法，其特征在于，所述半导体基底为带有附加层的半导体衬底，所述沟槽或孔形成于所述附加层中。10.根据权利要求8所述的表面成膜方法，其特征在于，所述沟槽为浅沟槽隔离沟槽，所述孔为电容孔。
技术总结
本发明涉及一种改进的等离子增强原子层沉积法及沟槽/孔的表面成膜方法。一种改进的等离子增强原子层沉积法，包括：在一个沉积循环中，在前驱体脉冲关闭或者反应物脉冲关闭后至少进行一次真空吹扫。一种沟槽/孔的表面成膜方法包括：提供半导体基底，所述半导体基底上形成有沟槽或孔；在所述沟槽或孔内，采用上述的等离子增强原子层沉积法进行绝缘膜的沉积。本发明能沉积出均匀性更好、杂质含量更少的薄膜，尤其适宜深沟槽或高深宽比的孔内沉积，例如DRAM、FLASH和逻辑器件中的绝缘膜。FLASH和逻辑器件中的绝缘膜。FLASH和逻辑器件中的绝缘膜。
技术研发人员：崔锺武 金成基 项金娟 李亭亭 刘青
受保护的技术使用者：真芯（北京）半导体有限责任公司
技术研发日：2020.12.25
技术公布日：2022/6/30