无成核的钨沉积的制作方法

无成核的钨沉积
通过引用并入
1.pct申请表作为本技术的一部分与本说明书同时提交。如在同时提交的pct申请表中所标识的本技术要求享有其权益或优先权的每个申请均通过引用全文并入本文且用于所有目的。


背景技术：

2.沉积导电材料(如钨膜)是许多半导体制造过程中重要的一部分。这些材料可被用作水平内连接件、介于相邻金属层之间的通孔、金属层与硅衬底上的设备之间的触点、以及高深宽比特征。随着设备缩小以及更复杂的图案化架构被运用于该产业中，薄钨膜的沉积成为一种挑战。这些挑战包括沉积具有良好台阶覆盖率的低电阻膜。
3.这里提供所包含的背景与情境描述仅为了一般性呈现本公开的背景的目的。本公开的大部分内容呈现了发明人的成果，且仅是因为该成果被描述于该背景技术部分或在本文其他地方作为背景呈现，这并不意味承认其为现有技术。


技术实现要素：

4.本文提供了用于形成钨体层的方法。本公开的一个方面涉及一种方法，该方法包括通过以下方式在衬底表面上沉积元素钨体层(a tungsten bulk layer)而不沉积钨成核层：在所述表面上形成包含元素硼(b)的层；以及在形成所述层之后，执行多个将所述衬底暴露于氟化钨化合物和氢(h2)的交替脉冲的循环，从而在所述表面上形成元素钨体层。在一些实施方案中，所述包含元素硼的层的厚度介于10至50埃之间。在一些实施方案中，所述元素钨体层与表面的界面处的所述b含量不超过10
21
原子/cm3。在一些实施方案中，所述b含量不超过5
×
10
20
原子/cm2。在一些实施方案中，所述b含量不超过2
×
10
20
原子/cm2。
5.在一些实施方案中，所述包含元素硼的层基本上由硼组成。在一些实施方案中，所述包含元素硼的层还包含硅。在一些实施方案中，所述层基本上由硼和硅组成。
6.在一些实施方案中，所述表面是氮化物表面，示例包括氮化钛(tin)表面。在一些实施方案中，所述表面是氧化物表面。
7.在一些实施方案中，形成所述包含元素硼的层包括将所述表面暴露于乙硼烷。示例性的暴露时间可以在30到120秒的范围内。在一些实施方案中，形成所述包含元素硼的层包括将所述表面暴露于乙硼烷和硅烷。
8.在一些实施方案中，在所述包含元素硼的层的形成期间容纳所述衬底的室的室压强介于10托和90托之间。
9.在一些实施方案中，形成所述包含元素硼的层和执行多个所述循环的操作在同一室中执行。在一些实施方案中，所述方法还包括在形成所述包含元素硼的层之后和在执行多个所述循环之前降低所述室压强。
10.在一些实施方案中，在所述表面上形成包含元素硼(b)的层包括将所述表面暴露于包含硼(b)和硅(si)的气体混合物，其中b:si比率介于1:1和6:1之间。在一些实施方案
中，所述气体混合物包括乙硼烷和硅烷。
11.在一些实施方案中，在所述表面上形成包含元素硼(b)的层包括含硼还原剂的热分解而不在所述表面上吸附所述含硼还原剂。在一些实施方案中，所述元素硼层与所述表面的形貌共形。
12.还提供了执行这些方法的装置。下面参考附图进一步讨论本公开内容的这些和其他方面。
附图说明
13.图1a和1b描绘了包括主体钨的示例金属堆叠层。
14.图2描绘了包括钨的掩埋字线(bwl)结构的示意性示例。
15.图3a描绘了3d nand结构中的钨字线的示意性示例。
16.图3b描绘了3d nand结构中钨字线和氧化物层之间的界面的细节。
17.图3c描绘了部分制造的3
‑
d nand结构的示意性横截面侧视图。
18.图3d描绘了部分制造的3
‑
d nand结构的示意性俯视图。
19.图4是说明在没有成核层的情况下沉积体钨层的方法的操作的处理流程图。
20.图5a
‑
5d显示了可用于沉积硼(b)或硼(硅)(b(si))层的还原剂的脉冲流序列的示例。
21.图6示出了钨前体的脉冲流序列的示例，其可用于转化b或b(si)层。
22.图7a是说明在没有成核层的情况下沉积体钨层的方法的操作的处理流程图。
23.图7b示出了对于沉积有成核层和没有成核层的w膜，siox/tin/w堆叠层中的深度与硼和氟的原子浓度的函数关系。
24.图8a
‑
8j是根据所公开的实施方案的用于沉积膜的机制的示例的示意图。
25.图9是用于执行所公开的实施方案的示例性处理工具的示意图。
26.图10是用于执行所公开的实施方案的示例性站的示意图。
具体实施方式
27.本文提供用于在半导体衬底上形成诸如钨(w)膜的金属膜的方法和设备。该方法包括在衬底上沉积金属体层之前形成硅(si)和/或硼(b)牺牲层。牺牲层与金属前体反应以形成体层的一部分。以这种方式，钨可以直接沉积在诸如扩散阻挡层或电介质表面的表面上，而无需沉积成核层。还提供了执行这些方法的装置。
28.在半导体器件制造中形成电触点或线可以包括用钨或其他导电材料填充特征。可以首先将成核层沉积到通孔或触点中。成核层是用于促进随后在其上形成主体材料的薄共形层。可以沉积钨成核层以共形地涂覆特征的侧壁和底部(如果底部存在的话)。在沉积钨成核层之后，可以在钨成核层上沉积主体钨。与用于促进随后在其上形成主体材料的薄共形膜的成核层不同，主体钨用于载运电流。主体钨在成分上不同于钨成核层，从而在主体钨和成核层之间存在界面。在某些情况下，成核层具有相对较高的无定形和/或β相含量，而体层具有较高的α相含量。与成核层相比，主体钨还具有较大的晶粒尺寸和较低的电阻率。
29.随着器件扩展到更小的技术节点和使用更复杂的图案化结构，钨填充存在各种挑战。一个挑战是结构的材料分布。特征内材料的分布可以通过其台阶覆盖率来表征。出于本
说明的目的，“台阶覆盖率”被定义为两个厚度的比率——特征内部材料的厚度除以开口附近材料的厚度。出于本文件的目的，术语“特征内部”表示沿着特征的轴位于特征中点附近的特征的中间部分，例如，沿特征深度的从特征的开口开始测量的距离的约25％和75％之间的区域，或者，在某些实施方案中，沿特征深度的从特征的开口测量的距离的约40％和60％之间，或位于沿特征的轴的从开口开始测量的距离的约75％和95％之间的特征的端部。术语“靠近特征的开口”或“在特征开口附近”表示特征的位于开口边缘或代表开口边缘的其他局部(element)的25％以内(或更具体地，10％以内)的顶部。例如，通过在特征的中部或底部附近填充比在特征开口处更宽的特征，可以实现超过100％的台阶覆盖率。
30.另一个挑战是降低沉积的钨膜中的电阻。较薄的膜往往比较厚的薄膜具有更高的电阻。随着特征变得更小，由于更薄的钨膜中的散射效应，钨触点或线电阻增大。低电阻率钨膜可最大限度地减少集成电路设计中的功率损耗和过热。钨成核层通常比上覆的主体层具有更高的电阻率。此外，钨成核膜占据较小特征的较大百分比，从而增大了特征中的总电阻。钨膜的电阻率取决于所沉积的膜的厚度，因此由于边界效应，电阻率随着厚度的减小而增大。
31.另一个挑战是减小所沉积的膜上的应力。较薄的钨膜往往具有增大的拉伸应力。对于的膜，通过化学气相沉积法沉积体钨膜会导致拉伸应力大于2.5gpa。高热拉伸应力会导致衬底卷曲，从而使后续加工变得困难。例如，后续处理可以包括化学机械平坦化、材料沉积和/或将衬底夹持到衬底保持器以在室中执行处理。然而，这些处理往往依赖于平整的衬底，而卷曲的衬底会导致处理不均匀或无法处理衬底。尽管存在降低其他材料膜的应力的现有方法，例如退火，但钨由于其高熔点而没有允许晶粒在其沉积后移动或改变的表面迁移率。
32.本公开的一方面涉及在不沉积成核层的情况下沉积钨膜的方法。在某些实施方案中，该方法包括在衬底上沉积硅(si)和/或硼(b)的共形还原剂层。衬底通常包括如上所述的要用钨填充的特征，其中还原剂层与包括该特征的衬底的形貌共形。然后将还原剂层暴露于含氟钨前体，该前体被还原剂层还原以形成元素钨层。将共形还原剂层转化为共形钨层。根据各种实施方案，含氟钨前体可以或可以不在氢气(h2)气体存在下提供。
33.根据各种实施方案，可以使用本文描述的方法实现以下优点中的一个或多个。使用本文所述的无成核方法沉积的钨膜可具有比沉积在成核层上的钨膜更低的电阻率。使用本文所述的无成核方法沉积的钨膜可具有比沉积在使用含硼和/或含硅还原剂形成的成核层上的钨膜更低的b、si或b和si浓度。使用本文所述的无成核方法沉积的钨膜可以具有大晶粒尺寸，而没有在成核
‑
主体界面处的晶界。在一些实施方案中，晶粒尺寸和取向可以通过还原剂层中的b或b和si的量来控制。在一些实施方案中，由于不形成成核层，因此可以实现更高的产量。
34.在一些实施方案中，上述转化作为体钨沉积处理的一部分发生。体钨沉积处理可以使用h2作为还原剂并且从先前沉积了si和/或b层的衬底表面生长钨体膜。与沉积在成核层上的体膜不同，所得的钨膜堆叠件没有成核层/体层界面。
35.在一些实施方案中，如果共形还原剂层是含氟钨前体的唯一可用还原剂，则可以使用过量的前体以确保完全转化为钨。转化是自限性的，其台阶覆盖率由还原剂层的台阶覆盖率限定。
36.在一些实施方案中，还原剂层和随后的钨层直接形成在氧化物表面上，例如氧化硅(例如，sio2)或氧化铝(例如，al2o3)表面上。这消除了对粘附/阻挡层(例如氮化钛(tin)层或钛/氮化钛(ti/tin)双层)的需要。
37.在可以容纳在室中的衬底上执行本文所述的方法。衬底可以是硅晶片，例如，200
‑
mm晶片、300
‑
mm晶片或450
‑
mm晶片，包括具有沉积在上面的一层或多层材料(例如电介质、导电或半导体材料)的晶片。
38.图1a和1b是材料堆叠件的示意性示例，其包括直接接触下伏层的体钨层而没有中间的成核层。图1a和1b图示了特定堆叠件中材料的顺序并且可以与任何适当的架构和应用一起使用，如下面参照图2、3a和3b进一步描述的。在图1a的示例中，衬底102具有沉积在其上的成核层108。衬底102可以是硅或其他半导体晶片，例如200
‑
mm晶片、300
‑
mm晶片或450
‑
mm晶片，包括具有沉积上面的一层或多层材料(例如电介质、导电或半导体材料)的晶片。该方法也可以应用于在其他衬底(例如玻璃、塑料等)上形成金属化堆叠结构。
39.在图1a中，介电层104在衬底102上。介电层104可以直接沉积在衬底102的半导体(例如si)表面上，或者可以有任意数量的中间层。介电层的示例包括掺杂和未掺杂的氧化硅、氮化硅和氧化铝层，具体示例包括掺杂或未掺杂的sio2和al2o3层。此外，在图1a中，扩散阻挡层106设置在介电层104和体钨层110之间。扩散阻挡层的示例包括氮化钛(tin)、钛/氮化钛(ti/tin)、氮化钨(wn)和氮化碳钨(wcn)。体钨层110沉积在扩散阻挡层106上并且是该结构的主导体(也称为体导体或体层)。
40.图1b示出了材料堆叠件190的另一示例。在该示例中，堆叠件包括衬底102、介电层104，其中成核层108直接沉积在介电层104上，没有中间的扩散阻挡层。如在图1a的示例中，体钨层110沉积在成核层108上并且是该结构的主导体。
41.尽管图1a和1b示出了金属化堆叠件的示例，但是该方法和所得的堆叠件不限于此，并且包括具有钨体层的任何钨。在可以容纳在室中的衬底上执行本文所述的方法。
42.上文和下文进一步描述的材料堆叠件可以以多种结构实施。图2、3a和3b提供了其中可以采用堆叠件的结构的示例。图2描绘了包括在硅衬底202中的掩埋字线(bwl)210的dram架构的示意性示例。bwl 210形成在蚀刻在硅衬底202中的沟槽中。沟槽的内衬是设置在bwl210和硅衬底202之间的绝缘层204。在图2的示例中，绝缘层204可以是栅极氧化物层，其由诸如氧化硅或氮化硅材料之类的高k介电材料形成。在一些实施方案中，可以在bwl210和绝缘层204之间插入诸如tin或含钨层的共形阻挡层。
43.图3a描绘了形成在衬底300上的3d nand结构323中的字线310的示意性示例。字线310由氧化物层311分隔开。在图3b中，字线310和氧化物层311之间的界面的细节显示为tin层304。在一些实施方案中，钨字线310的主体钨可以直接沉积在氧化物层311(或氧化铝层，如果存在的话)上或tin或其他阻挡层上，如本文所述的。字线310的示例性厚度可以介于约10nm和100nm之间。
44.图3c呈现了部分制造的3
‑
d nand结构333的横截面侧视图并且说明了金属填充的挑战。结构330形成在半导体衬底300上并且包括3dnand堆叠件(左325和右326)、中央竖直结构330以及在中央竖直结构330的相对侧壁340上具有开口322的多个堆叠件的字线结构320。请注意，图3c显示了所展示的部分制造的3
‑
d nand结构333的两个堆叠件325和326，它们共同形成沟槽状中央竖直结构330。但是，在某些实施方案中，可以有两个以上的堆叠件
按顺序排列并且在空间上彼此平行地延伸，每一相邻的堆叠件对之间的间隙形成中央竖直结构330，类似于图3c中明确示出的。在图3c的示例中，字线特征320可以通过开口322从中央竖直结构330流体地访问。尽管在图中未明确指出，但是在图3c中所示的3
‑
d nand堆叠件325和326(即，左3
‑
d nand堆叠件325和右3
‑
d nand堆叠件326)都存在的水平特征320也可以通过其他3
‑
d nand堆叠件形成的类似竖直结构(位于最左侧和最右侧，但未显示)从堆叠件的其他侧(分别为最左侧和最右侧)访问。换句话说，每个3
‑
d nand堆叠件325、326包含字线特征的堆叠件，这些字线特征可穿过中央竖直结构330从3
‑
d nand堆叠件的两侧进行流体访问。
[0045]3‑
d nand堆叠件中的字线特征可以通过以下方式形成：沉积交替的氧化硅和氮化硅层的堆叠件，然后选择性地去除氮化物层，从而留下氧化物层311的堆叠件，在它们之间具有间隙。这些间隙是字线特征320。只要有可用的形成字线的技术，以及可用于成功地完成竖直特征的基本上无空隙填充的任何字线的技术，就可以在这种3
‑
d nand结构中竖直堆叠任意数量的字线。因此，例如，3d
‑
nand堆叠件可包括介于2个至256个之间的水平字线特征，或介于8至128个之间的水平字线特征，或介于16至64个之间的水平字线特征等等(所列范围理解为包括所述端点)。
[0046]
图3d示出了在图3c中示出的相同3
‑
d nand结构的截面顶视图，其中截面通过如在图3c中的水平虚线所示的水平部分360截取。图3c的截面示出了几排柱355，其从半导体衬底300的基部竖直延伸到3
‑
dnand堆叠件的顶部。在一些实施方案中，这些柱355由多晶硅材料制成并且对3
‑
d nand结构333在结构上和功能上是重要的。在一些实施方案中，这样的多晶硅柱可以用作在柱内形成的堆叠存储器单元的栅电极。图3d的顶视图示出了柱355在字线特征320的开口322中形成收缩部，即字线特征320从中央竖直结构330经由开口322的流体可访问性(如图3d中的箭头所示)被柱355抑制。在一些实施方案中，相邻的多晶硅柱之间的水平间隙的尺寸在约1nm至20nm之间。流体可访问性的降低增加了用导电材料均匀填充字线特征320的难度。
[0047]
图4是根据所公开的实施方案执行的方法的处理流程图。可以执行操作402
‑
408以在结构上沉积体钨层而无需首先沉积成核层。即，这些操作是在没有预先沉积成核层的情况下进行的。在操作402之前，可以将具有一个或多个要填充的、没有成核层的特征的结构的衬底提供至处理室。在一些实施方案中，上面沉积了体钨层的表面是阻挡层，例如氮化钛(tin)或碳氮化钨(wcn)层。在一些实施方案中，上面沉积了体钨层的表面是氧化物或其他介电层。
[0048]
如下文所述，某些操作是在衬底温度下进行的。应当理解，衬底温度是指保持衬底的基座所设定的温度。
[0049]
在操作402中，在结构上形成硼(b)层或硼和硅(表示为b(si))层。该层是共形的，因为它符合要填充钨体层的结构的形状。为了形成共形层，将结构暴露于含硼气体和/或含硅气体。含硼气体的示例包括硼烷，而含硅气体的示例包括硅烷。硼烷的示例包括乙硼烷(b2h6)，以及b
n
h
n+4
、b
n
h
n+6
、b
n
h
n+8
、b
n
h
m
，其中n是1至10的整数，并且m是与m不同的整数。也可使用其他含硼化合物，例如烷基硼烷、烷基硼、氨基硼烷(ch3)2nb(ch2)2、碳硼烷(例如c2b
n
h
n+2
)。硅烷的示例包括sih4和si2h6。虽然可以使用其他气体，但可以有利地使用硼烷和硅烷以具有无杂质的b和/或si层。
[0050]
在一些实施方案中，在操作402期间，载气可以流过。在一些实施方案中，在操作402期间，例如氮气(n2)、氩气(ar)、氦气(he)或其他惰性气体之类的载气可以流过。如下面参照图5a
‑
5d进一步描述的，操作402会涉及气体的一个或多个脉冲。
[0051]
当将表面暴露于硼烷时，硼烷可热分解以形成元素硼(b)层或硼烷可吸附到衬底上。为了在结构上形成硼层，将其暴露在硼烷或其他含硼气体中，使用会发生热分解的条件。这与可能有利于吸附的成核层沉积相反。
[0052]
成核层沉积可以涉及通过清扫分离的含硼还原剂和含钨前体的连续交替脉冲。脉冲相对较短。至少可以使用有利于吸附的条件，因为使用短脉冲的热分解会导致复杂结构(例如3d nand结构)上的台阶覆盖率较差。此外，在成核层沉积期间，当使用含氟前体时，可以使用相对低的室压强来减少氟的结合。
[0053]
为了有利于热分解而不是吸附，可以控制温度。因此，方框402处的衬底温度高于该压强下的分解点。例如，对于乙硼烷，可以在40托下使用250℃
–
400℃的温度。对于某些化合物和条件，可以使用较低的温度(例如225℃)。还应该知道，该范围较高端的温度可能更难控制。因此，对于乙硼烷，可以使用250℃
–
350℃或250℃
–
300℃的范围。示例性的室压强可以在10托和90托之间，或10托和50托之间。在一些实施方案中，较高的压强可以改善台阶覆盖。操作402期间的压强可高于通常用于成核层沉积的压强。氢气(h2)可能存在也可能不存在；h2的加入可以减缓共形层的形成。在一些实施方案中，在操作402期间没有清扫的情况下执行操作402。这也使得能够在一些实施方案中使用更高的压强，而在更高的压强下清扫更困难。通过使用比成核层沉积更长的脉冲时间和/或更高的流速，也会有利于热分解。操作402期间的温度可高于通常用于成核层沉积的温度。
[0054]
在一些实施方案中，sih4或其他硅烷或含硅化合物也用于操作402，其中元素硅(si)也结合到共形层中。硅烷本身的热分解比乙硼烷更难；然而，已发现将硅烷与乙硼烷一起使用可提高共形层的沉积速率。发现容积流率比为1:1的b2h6:sih4可以在300℃和10托下提供最快的沉积速率；高达3:1的b2h6:sih4还提供良好的沉积率。具有比乙硼烷更多的硅烷导致沉积速率降低，降低量随着硅烷含量的增加而增加。在一些实施方案中，b:s比(进入室和层中的流率)可以是1:1
‑
6:1。b2h6:sih4的容积流率可以是0.5:1
–
3:1。
[0055]
使用含硼化合物和含硅化合物形成包含b和si的层。层中可能存在一定量的吸附的硅烷。同样在一些实施方案中，在操作402中可以仅使用硅烷或其他含硅化合物。然而，如上所述，沉积速率慢得多并且分解更困难。
[0056]
更进一步地，在一些其他实施方案中，共形层可以包括单独的元素锗(ge)或具有其他成分的元素锗(ge)。对于上述任何层，这些层可以基本上由元素还原剂或元素还原剂的混合物(例如，b、b(si)、si等)或可以存在的其他原子组成。例如，可以存在sih
x
、bh
y
、geh
z
或其混合物，其中x、y和z可以独立地介于0和小于相应还原剂化合物的化学计量当量的数字之间。基本上由还原剂组成的层将含有不超过痕量的其他原子。
[0057]
共形b或b(si)层的示例厚度为1
‑
5nm。在一些实施方案中，厚度低于3nm。如果层太厚，它可能不会全部转化为钨；如果其太薄，则可能不会导致均匀和连续的膜生长。
[0058]
可以使用一种或多种还原剂的连续流或脉冲来执行操作402。下面进一步描述的图5a
‑
5d显示了脉冲流序列的示例。
[0059]
在操作404中，共形b或b(si)(或如上所述的其他共形层)被转化为体钨层的第一
部分。操作404涉及将共形b或b(si)层暴露于含钨前体，通常为含氟钨前体，例如wf6。操作404可涉及一个或多个wf6脉冲或wf6和h2脉冲。操作404通常持续到b或b(si)层被完全转化。结果形成元素钨(w)层。一个示例性反应是：wf6(g)+2b(s)
→
w(s)+2bf3(g)
[0060]
在一些实施方案中，操作404期间的压强低于20托，例如10托，或低于10托。在一些实施方案中，诸如氩气(ar)、氦气(he)或其他惰性气体之类的载气可以在操作404期间流动。在多种实施方案中，在操作404期间，按容积计的前体的量可介于约2％和约10％之间。
[0061]
一旦b或b(si)层被转化，在操作406中继续体钨层的生长。如下文进一步讨论的，该操作可以涉及使用h2还原剂的体钨的ald沉积。因此，在一些实施方案中，在操作402之后，执行含钨前体和h2(例如，wf6/清扫/h2/清扫)的ald序列的重复循环以启动和完成操作404和406。
[0062]
为了沉积b层，乙硼烷或其他含硼还原剂流入沉积室。这可以作为连续流或脉冲来完成(参见，例如，图5a)。氢气或其他载气可能存在也可能不存在。乙硼烷或其他含硼还原气体可以以稀释形式提供，例如按容积计5％的乙硼烷，其余为氮气(n2)。如上所述，可以使用250℃
–
300℃的示例性衬底温度和10
–
90托的室压强。要沉积b(si)层，可以使用更高的衬底温度，例如250℃
–
400℃。10
–
90托的室压强也可用于b(si)层。除了含硼还原剂，含硅还原剂也流入沉积室。这可以采用连续单个含b还原剂和含si还原剂脉冲(见图5b)或连续多个单个含b还原剂和含si还原剂脉冲(见图5c)的形式。在一些实施方案中，含b和含si还原剂以连续流或脉冲的方式共同流入沉积室。
[0063]
图5a
‑
5c描绘了脉冲之间的间隔；在这些间隔中可以进行清扫，但通常不会在这些间隔中使用。在一些实施方案中，脉冲可以重叠。在一些实施方案中，可以使用多个充填容积来递送还原剂脉冲。充填容积是气体在充填容积压强下积聚在其中的容器。图5d显示了递送连续脉冲的两个充填容积(cv1和cv2)的压强的示例。每个充填容积可包含相同(例如b2h6)或不同(b2h6和sih4)还原剂。使用充填容积，尤其是多个充填容积可有助于整个结构的台阶覆盖。在一些实施方案中，充填可以重叠。
[0064]
如上所述，为了转化b或b(si)层，将衬底暴露于含钨前体。这可以用连续或脉冲流来执行。图6提供了脉冲流的示例。
[0065]
本文还提供了在不沉积成核层的情况下沉积体钨膜的方法。图7a提供了说明沉积钨体层的操作的处理流程图。首先，在操作702，在结构上形成共形b或b(si)层。这可以如上文参照图7a的操作402所讨论的那样执行。在一些实施方案中，共形层形成在氮化物阻挡层上。在操作704中，结构所在的室可以被清扫以去除用于形成共形层的气相还原剂。接下来将结构暴露于一定剂量的氟化钨前体(706)。在其他实施方案中，可以使用氯化钨前体。在操作708中清扫室。然后在操作710中将结构暴露于氢(h2)配料，接着在操作712中进行清扫。操作706
‑
712可以重复一次或多次(714)。
[0066]
在一些实施方案中，至少在操作706
‑
712期间的压强相对较低，并且可以不超过40托或不超过20托。在一些实施方案中，其介于5托和20托之间，或介于7托和13托之间。在一具体示例中，压强为约10托。在一些实施方案中，在操作702和操作706之间降低压强。也就是说，b或b(si)层可以使用高压形成，随后的操作使用较低的压强。以此方式，沉积低氟钨体层。
(h2/ar/wf6/ar)的连续脉冲，在tin上沉积钨体层。
[0078]
通过处理a(成核)和处理b(无成核)沉积的174埃的膜的电阻率对于通过处理a沉积的w膜(包括成核层)测量为20.2微欧
‑
厘米，以及对于通过处理b沉积的无成核膜测量为17.7微欧
‑
厘米。对于使用b还原剂层的无成核沉积，实现了约14微欧
‑
厘米的电阻率。
[0079]
由于在体钨膜中存在硼，可能会出现潜在的问题。例如，硼的同位素硼10的存在会导致集成问题，例如化学机械平面化(cmp)期间的处理缺陷，或由于同位素硼10与热中子相互作用而导致的软错误率缺陷。具体而言，硼10在cmp过程中与化学物质反应以形成可溶性硼酸，这会导致边缘腐蚀、插头拉出和其他缺陷。使用含硼还原剂的另一个问题可能是它对特征中形成的钨类型的影响。β
‑
钨具有亚稳态的a15立方晶体结构，并且比α
‑
钨的稳定体心立方晶体结构具有更高的电阻率。硼基成核层可能会导致钨膜中存在更高电阻率的β钨，而不是α钨。
[0080]
图7b示出了对于沉积有成核层和没有成核层的w膜，硼和氟的原子浓度与siox/tin/w堆叠件中的深度的函数关系。处理b(标记为“nuc+lfw”)的峰值硼浓度为约5e+21原子/cm3。处理a(标记为“nucless”)的峰值硼浓度小于2e+20原子/cm3，比处理a小一个数量级。在一些实施方案中，在钨层和下伏层的界面处，峰值硼浓度小于1e+21原子/cm3，或小于5e+20原子/cm3，或小于2e+20原子/cm3。
[0081]
在没有成核层的情况下沉积的钨体层中没有观察到界面。相比之下，对于使用成核层沉积的膜，通常会观察到成核层
‑
主体界面。主体钨是α
‑
钨。
[0082]
还原剂层形成：下表中的结果显示在氧化物上还原剂层形成过程中乙硼烷对硅烷的分解的影响。还原剂层的形成，是在300℃以及10托下用各种sih4与b2h6的混合物在覆盖层(blanket)sio2上执行。在各实例中该还原剂气体的其他部分为h2与n2载气。载气。上述结果显示小量的乙硼烷大幅地改变硅烷的分解。举例而言，仅通过增加0.25％的乙硼烷，该硅烷粘附系数上升近七倍。与硅烷共流也使该乙硼烷的系数提高两倍以上。电子能耗谱仪(eels)分析显示在还原剂层中的b的百分比相比于在还原剂层中的b2h6的百分比是较高的。
[0083]
在热分解乙硼烷以形成硼层的不同条件下测量钨的晶粒尺寸和取向。
结果表明，更高的b含量导致更大的晶粒尺寸和更随机的晶粒取向。它们进一步证明，可以通过以下方式调整晶粒取向和/或尺寸：1)调整h2(比较a和b；c和d；f和g；j和k)，较低的h2通常导致更大和更随机的取向；2)调整乙硼烷配料时间(比较a和c；b和d；e和g)；以及3)调节压强(比较b和e；c和f；d和g)。
[0084]
在一些实施方案中，随机取向可能无法避免，因为它会导致高拉伸应力。随机取向的晶粒尺寸可能更大，这会降低电阻率。装置
[0085]
任何合适的室可用于实现所公开的实施方案。沉积装置的示例包含各系统，例如可从美国加州佛利蒙市(fremont)的lam research corp.取得的及或任何各种其他商业上可取得的处理系统。在一些实施方案中，还原剂层的沉积可在第一站执行，该第一站为位于单一沉积室中的二、五或甚至更多沉积站中的一个。因此，举例而言，硅烷(sih4)及乙硼烷(b2h6)在该第一站可使用个别的气体供应系统引入至该半导体衬底表面以形成还原剂层，该个别的气体供应系统在衬底表面创造局部的氛围。另一站可用于还原剂层的钨转换。在相同的或其他的实施方案中，两个或更多个站可用以并行处理以用主体钨填充特征。
[0086]
图9为适用于根据实施方案执行沉积处理的处理系统的框图。系统900包含传送模块903。传送模块903提供干净、加压的环境，以将受处理的衬底在各种反应器模块间移动时的污染风险最小化。多站式反应器909安装在传送模块903上。多站式反应器909在某些实施方案中也可用于执行还原剂层的沉积、钨的转换以及随后的cvd。反应器909可包含多个站911、913、915以及917，其可根据所公开的实施方案依顺序地执行操作。举例而言，反应器909可被配置使得站911执行使用还原剂的第一操作，站913、915及917执行施加wf6和h2脉冲的操作。各站可包含用于独立温度控制的加热基座或衬底支撑件、一或多气体入口或喷头或分散板。沉积站1000的示例描绘于图10中，包含衬底支撑件1002及喷头1003。加热器可提供于基座部1001中。
[0087]
也可以安装在所述传送模块903上的是一个或更多个单或多站式模块907，其能进行等离子体或化学(非等离子体)预清洗。该模块也可用于多种处理，以例如制备用于沉积
处理的衬底。所述系统900还包括一个或更多个晶片源模块901，在处理之前和之后晶片被存储在晶片源模块901。大气转移室919中的大气机械手(未示出)可以首先将晶片从源模块901移动到装载锁921。传送模块903中的晶片传送设备(通常为机械手臂单元)将晶片从装载锁921移动到安装在传送模块903上的模块上以及将晶片在这些模块之间移动。
[0088]
在多种实施方式中，采用系统控制器929控制沉积过程中的处理条件。所述控制器929将通常包括一个或更多个存储器器件和一个或更多个处理器。所述处理器可包括cpu或计算机、模拟和/或数字输入/输出连接、步进电机控制器板等。
[0089]
所述控制器929可控制所有沉积设备的活动。所述系统控制器929运行系统控制软件，所述系统控制软件包括用于控制时序、气体混合、室压力、室温度、晶片温度、晶片卡盘或基座位置和特定处理的其他参数的指令集。在一些实施方式中，可以使用存储在与控制器929相关的存储器器件上的其他计算机程序。
[0090]
通常，将有与控制器929相关联的用户界面。用户界面可包括显示屏，所述装置和/或处理条件的图形软件显示器和用户输入设备，例如定点设备、键盘、触摸屏、麦克风等。
[0091]
系统控制逻辑可以任何合适的方式进行配置。一般情况下，所述逻辑可被设计或配置在硬件和/或软件中。用于控制驱动电路的指令可被硬编码或作为软件提供。所述指令可通过“编程”提供。这样的编程被理解为包括任何形式的逻辑，该逻辑包括数字信号处理器、专用集成电路以及具有作为硬件实施的具体算法的其他设备中的硬编码逻辑。编程也被理解为包括可在通用处理器上执行的软件或固件指令。系统控制软件可以以任何合适的计算机可读编程语言编码。
[0092]
用于控制处理序列中的含锗还原剂脉冲、氢气流量、和含钨前体脉冲以及其他处理的计算机程序代码可以任何计算机可读编程语言：例如，汇编语言、c、c++、pascal、fortran或其它写入。由处理器执行编译后的目标代码或脚本以进行程序中识别的任务。还如所指示的，程序代码可以是硬编码的。
[0093]
控制器参数涉及处理条件，诸如例如处理气体组成和流率、温度、压力、冷却气体压强、衬底温度和室壁温度。这些参数以配方的形式提供给用户，并且可利用用户界面输入。
[0094]
用于监控处理的信号可以通过系统控制器929的模拟和/或数字输入连接来提供。用于控制处理的信号通过沉积装置900的模拟和数字输出连接件输出。
[0095]
所述系统软件可以许多不同的方式进行设计或配置。例如，可以写入多个室组件子程序或控制目标以控制根据公开的实施方式执行沉积处理所需要的室组件的操作。用于此目的的程序或程序段的示例包括衬底定位代码、处理气体控制代码、压力控制代码、和加热器控制代码。
[0096]
在一些实施方案中，控制器929是系统的一部分，该系统可以是上述实施例的一部分。这样的系统包括半导体处理设备，半导体处理设备包括一个或多个处理工具、一个或多个室、用于处理的一个或多个平台、和/或特定的处理部件(晶片基座、气体流系统等)。这些系统可以与电子器件集成，以便在半导体晶片或衬底的处理之前、期间或之后控制这些系统的操作。电子器件可以被称为“控制器”，其可以控制一个或多个系统的各种组件或子部分。根据处理要求和/或系统的类型的不同，控制器929可以被编程，以控制本发明所公开的处理中的任何一些，包括控制处理气体的输送、温度设置(例如，加热和/或冷却)、压强设
置、真空设置、功率设置、在一些系统中的射频(rf)发生器设置、rf匹配电路设置、频率设置、流率设置、等离子体脉冲频率设置、流体输送设置、位置和操作设置、晶片的进出工具和其他转移工具和/或连接到特定系统的或与该系统接口的加载锁的传送。
[0097]
从广义上讲，控制器可以被定义为接收指令、发出指令、控制操作、使能清洁操作、使能终点测量等的具有各种集成电路、逻辑、存储器、和/或软件的电子器件。该集成电路可以包括固件形式的存储程序指令的芯片、数字信号处理器(dsp)、定义为专用集成电路(asic)的芯片、和/或执行程序指令(例如，软件)的一个或多个微处理器或微控制器。程序指令可以是以各种不同的设置(或程序文件)形式输送到控制器或系统的指令，不同的设置(或程序文件)定义用于在半导体晶片上或针对半导体晶片进行特定处理的操作参数。在一些实施方式中，所述操作参数可以是由工艺工程师定义的用以完成在晶片的一个或多个(种)层、材料、金属、氧化物、硅、二氧化硅、表面、电路和/或裸芯片的制造过程中的一个或多个处理步骤的配方的一部分。
[0098]
在一些实施方案中，控制器929可以是与系统集成、耦接或者说是通过网络连接系统或它们的组合的计算机的一部分或者与该计算机耦接。例如，控制器929可以在“云端”或者是晶片厂(fab)主计算机系统的全部或一部分，它们可以允许远程访问晶片处理。计算机可以启用对系统的远程访问以监测制造操作的当前进程，检查过去的制造操作的历史，检查多个制造操作的趋势或性能标准，以改变当前处理的参数，设置处理步骤以跟随当前的处理或者开始新的处理。在一些实施例中，远程计算机(例如，服务器)可以通过网络给系统提供处理配方，网络可以包括本地网络或互联网。远程计算机可以包括允许输入或编程参数和/或设置的用户界面，这些参数和/或设置然后从远程计算机传输到系统。在一些示例中，控制器接收数据形式的指令，这些指令指明在一个或多个操作期间将要执行的每个处理步骤的参数。应当理解，这些参数可以针对将要执行的处理类型以及工具类型，控制器被配置成连接或控制该工具类型。因此，如上所述，控制器可以例如通过包括一个或多个分立的控制器而分布，这些分立的控制器通过网络连接在一起并且朝着共同的目标(例如，本文所述的处理和控制)工作。用于这些目的的分布式控制器的实例将是与一个或多个远程集成电路(例如，在平台水平或作为远程计算机的一部分)通信的在室内的一个或多个集成电路，它们结合以控制室内的处理。
[0099]
示例性系统可以包括但不限于等离子体蚀刻室或模块、沉积室或模块、旋转冲洗室或模块、金属电镀室或模块、清洁室或模块、倒角边缘蚀刻室或模块、物理气相沉积(pvd)室或模块、cvd室或模块、ald室或模块、原子层蚀刻(ale)室或模块、离子注入室或模块、轨道室或模块、以及在半导体晶片的制备和/或制造中可以关联的或使用的任何其他的半导体处理系统。
[0100]
如上所述，根据工具将要执行的一个或多个处理步骤，控制器可以与一个或多个其他的工具电路或模块、其他工具组件、组合工具、其他工具界面、相邻的工具、邻接工具、位于整个工厂中的工具、主机、另一个控制器、或者将晶片的容器往来于半导体制造工厂中的工具位置和/或装载口搬运的材料搬运中使用的工具通信。
[0101]
控制器929可以包括不同的程序。衬底定位程序可包括用于控制室组件的程序代码，所述室组件用于将衬底加载到基座或卡盘上并控制衬底和室的其他部件例如气体入口和/或靶之间的间隔。处理气体控制程序可包括用于控制气体组成、流率、脉冲时间以及任
选地用于在沉积之前使气体流入室以稳定室中的压力的代码。压力控制程序可包括用于通过调节例如室中的排气系统中的节流阀而控制室中的压力的代码。加热器控制程序可包括用于控制用于加热衬底的加热单元的电流的代码。或者，所述加热器控制程序可控制传热气体例如氦气向晶片卡盘的输送。
[0102]
可在沉积过程中被监控的室传感器的示例包括质量流量控制器、压力传感器例如压力计和位于基座或卡盘中的热电偶。经适当编程的反馈和控制算法可与来自这些传感器的数据一起用于维持所需的处理条件。
[0103]
上述内容描述了在单室或多室半导体加工工具中实施的本发明的实施方式。本文描述的设备和处理可以与光刻图案化工具或处理结合使用，例如，用于制备或制造半导体器件、显示器、led、光伏电池板等。通常，虽然不是必要地，这些工具/过程将在共同的制造设施中一起使用或操作。膜的光刻图案化通常包括以下步骤中的一些或所有，每个步骤启用多个可行的工具：(1)使用旋涂或喷涂工具在工件，即，衬底上涂覆光致抗蚀剂；(2)使用热板或加热炉或紫外线固化工具固化光致抗蚀剂；(3)使用例如晶片步进曝光机之类的工具使光致抗蚀剂暴露于可见光或紫外线或x射线；(4)使抗蚀剂显影以便选择性地去除抗蚀剂并且从而使用例如湿式清洗台之类的工具将其图案化；(5)通过使用干式或等离子体辅助蚀刻工具将抗蚀剂图案转印到下方的膜或工件上；并且(6)使用例如射频或微波等离子体抗蚀剂剥离器之类的工具去除抗蚀剂。
[0104]
在上述说明与权利要求中，数值范围包含该范围的端点。例如“厚度在约10至50埃之间”包含10埃和50埃。同样地，以短线表示的范围包含该范围的端点。
[0105]
在上文叙述中，许多特定细节被阐述以提供对所呈现的实施方案有透彻的了解。所公开的实施方案可在不具这些特定细节的某些或全部的情况下实施。在其他情况下，已知的处理操作并未被详细描述，以免不必要地使所公开的实施方案难以理解。尽管所公开的实施方案会与特定实施方案结合描述，但应理解这并非意在限制所公开的实施方案。显而易见，某些改变及调整在所附权利要求的范围内是可实施的。应注意的是，有许多实施所呈现的实施方案的处理、系统与装置的替换方法。因此，本文的实施方案被视为是说明性的而不是限制性的，并且这些实施方案不受限于此处所提供的细节。