专利名称：利用间隔体技术的纳米尺寸压印模的制作方法
技术领域：
本发明总的涉及一种利用间隔体技术制造纳米级压印模的结构和方法。更具体说，本发明涉及一种利应用间隔体技术制造纳米级压印模的结构和方法，其中所获得的压印模可以占据基本上所有的基底表面面积，压印模形成在该基底上，并且其中压印模可以有复杂的形状，各种压印模之间形状是不同的。
背景技术：
纳米尺寸印刷的平版印刷是获得纳米尺寸(小到几十个纳米)图案的有前途的技术。形成纳米尺寸图案的关键步骤是首先制成压印模，它包含与纳米尺寸图案互补的图案。
在
图1a中，现有的纳米级印刷的平版印刷方法包括有许多印刷图案202形成在其上面的压印模200。在图1b中印刷图案202由简单的线条和间隔图案组成，该图案有许多线204被邻近线204之间的许多空间206分隔。通过将压印模200压在(见划线箭头201)特殊设计的掩膜层203上，按照印刷图案202(见图1a)调节掩膜层203的厚度，将印刷图案202复制在掩膜层203上。
一般来说，掩膜层203是由聚合物这样的材料制成。例如，可以用光刻胶材料制成掩膜层203。掩膜层203淀积在支持基底205上。采用分步和重复的方法，将压印模200重复地压在掩膜层203上以便在掩膜层203中复制印刷图案202和覆盖掩膜层203的整个面积。
在图2中，分步和重复处理之后，掩膜层203包括许多纳米尺寸印痕207，它与印刷图案202的形状互补。接着在图3中，使掩膜层203非均匀地蚀刻(即高度方向性蚀刻)以便在掩膜层203中形成纳米尺寸图案209。典型的，支持基底205或夹在掩膜层203和支持基底205之间的另一层(未示出)用作非均匀蚀刻的蚀刻停止层。另一种是，掩膜层203可以用作下面层的蚀刻掩膜(见图7a到7d中的标号208)和通过后序的非均匀蚀刻方法在下层中复制纳米尺寸印痕207的图案。
在图4a中，在现有压印模200上生成印刷图案202是从在基底215上淀积交替的薄膜材料层(211，213)开始，以便形成从基底215向外延伸的多个堆积的薄膜210。然后将多个堆叠的薄膜210沿划线箭头S所指的方向切成许多离散段Δs。例如，在图4b中，基底215可以是半导体材料的晶片，在它上面淀积多个堆积的薄膜210。在已经淀积多个堆积的薄膜210的所有层之后，接着将晶片(即基底215)切片以便形成离散段Δs。
在图5a中，离散段Δs包括多个堆积薄膜部分210和基底部分215。在图5b和5c中，选择地蚀刻离散段Δs以便限定印刷图案202。在交替层(211，213)之间蚀刻速率的差别导致一层蚀刻的速率快于其它的层，造成交替层(211，213)之间高度的差别。这些高度上的差别限定了印刷的图案202。
现有压印模200的一个缺点是如图5b、5c和6中所示印刷图案202只形成在压印模200的一部分可用表面上。印刷图案202占据的印刷面积IA基本上小于无图案的面积NA。结果，印刷图案202仅使用了现有面积的一部分。
现有压印模200的第二个缺点是如图6中所示印刷图案202由简单的线条和间隔图案(204，206)组成。因此，所获得的纳米尺寸印痕207也仅限于简单的线条和间隔图案，因为它们是与印刷图案202互补的。
在图7a中，将压印模200按201方向压到掩膜层203上，以便在掩膜层203中复制压印模202的简单线条204和间隔206的图案。在图7b中，在加压步骤之后，掩膜层203包括复制在其上面的互补的纳米级印痕207。如上所述，纳米级印痕207也有简单的分别标记为204′和206′的线条和间隔图案。
在图7c中，将掩膜层203非均匀地蚀刻直到间隔图案206′与下层208的上表面208′齐平和线条图案204′从上表面208′向外伸出。线条和间隔图案(204′，206′)将用作接着的非均匀蚀刻步骤的蚀刻掩膜。下一步，在图7d中，通过由线条和间隔图案(204′，206′)构成的掩膜非均匀地蚀刻下层208以便限定纳米尺寸图案209。
如图7a至7d所示的现有印刷方法的另一个缺点是压印模200的印刷面积IA和无图案面积NA以纳米尺寸图案209复制，使仅有小部分的基底205的现有面积包含由图案化的面积PA表示的纳米尺寸图案209而基底205的大部分保持为无图案面积UA。例如，图案面积PA可以是几个微米而无图案面积UA可以是几百微米或更大。
虽然，可以使用分步和重复方法在掩膜层203的更大面积上重复压制印刷图案202，由于掩膜层203的某些材料粘附到印刷图案202或由于重复的加压步骤引起的印刷图案202磨损都可能造成印刷的缺陷。还有，分步和重复方法并不能解决上述简单的线条和空间图案(204，206)所造成的局限。
因此，存在在大面积上形成纳米尺寸压印模的需求。还存在包括复杂的图案和形状的纳米尺寸压印模的需求。
发明总结本发明的纳米尺寸压印模解决了上述的缺点和局限。本发明的大面积纳米尺寸压印模包括许多可以占据基本上所有基底有用的表面面积的压印模，从而解决了现有压印模的一个缺点，即印刷图案仅形成在现有可用面积的一部分上。本发明的压印模有复杂的预定形状，该形状在各种压印模中可以变化，从而解决了现有压印模简单的线条和间隔间图案的限制。还有，本发明的压印模可在很大的面积上形成，从而也解决了与现有压印模无图案面积有关的缺点。
下面结合附图的详细描述中，通过实例说明本发明的原理，将使本发明的其它方面和优点变得更加清楚。
附图简要说明图1a和1b分别是现有压印模和现有印刷图案的外形和顶视图。
图2是带有图1a的现有压印模形成的纳米尺寸印痕的现有掩膜层的外形图。
图3是图2的现有掩膜层在非均匀蚀刻之后的外形图。
图4a是用于形成现有压印模的现有方法的剖面图。
图4b是将基底切成离散段之前的现有基底的外形图。
图5a到5c是现有压印模离散段的剖面图，印模已经选择性地蚀刻以便限定现有的印刷图案。
图6是说明现有压印模的印刷面积和无图案面积的外形图。
图7a到7d是说明现有的方法，它将现有的压印模压入到掩膜层中以便形成纳米尺寸图案。
图8是按照本发明微特征的外形图。
图9是在按照本发明的图8微特征上形成间隔体层的外形图。
图10是通过选择性地蚀刻按照本发明的图9间隔体层形成的间隔体的外形图。
图11a到11f说明形成按照本发明大面积纳米尺寸压印模的方法。
图12a到12c是按照本发明有复杂形状的微特征和间隔体的顶视外形图。
图13a到13c是说明形成图12a到12c的微特征和间隔体的方法的剖面图。
图14是通过选择性蚀刻图13c的微特征和间隔体形成的大面积的纳米尺寸压印模的外形图。
图15是说明本发明由带复杂形状的微特征和间隔体形成的印记轮廓的外形图。
图16是可以用来形成按照本发明大面积的纳米尺寸压印模的材料的各层剖面图。
图17是应用按照本发明LDO方法的类似方法形成的微特征和间隔体的剖面图。
图18a和18b是基底的顶视图，其中压印模按照本发明占据基底基本上所有的有用面积。
图19a和19b是基底的顶视图，基底已经分隔成许多模块，而在模块中，按照本发明，压印模占据模块基本上所有的模块面积。
图20是压印模的剖面图，其中按照本发明的填料层已经被选择性蚀刻到预定的厚度。
图21a到21d是说明按照本发明由部件层生成微特征的剖面图。
图22是按照本发明大面积的纳米尺寸压印模的外形图和将掩膜层推到与印模互相接触以便将印记轮廓传给掩膜层。
具体实施例方式
在下面的详细描述和几个附图中，用相同的标号表示相同的元件。
如用于说明目的的附图中所示，本发明实用在由基底承载的大面积纳米尺寸压印模中，基底包括其上面限定可用面积的基部表面。许多压印模与该基部表面接触并从基部表面向外延伸。压印模互相隔开一定距离并占据基本上所有的基部表面的可用面积。每个压印模有预定的形状并包括具有互相相对定位的侧表面的微型特征，许多间隔体形成在相对的侧表面上并从侧表面向外延伸。间隔体和微特征还从基部表面向外延伸，间隔体以及微特征都有高度和宽度，各间隔体和微特征的高宽可变化从而限定印刷的外形。印记轮廓可以限定复杂的形状，可以作为掩膜层上的图案进行印刷。
在图8中，基底11包括有可用面积AU的基部表面13，该面积由产品的基部表面13的宽W和长L限定，所以可用面积AU＝W*L。虽然在图8中表示的是矩形，但本发明并不局限于该形状，例如可以使用其它的形状，如圆形，且可用面积AU可以按照所选的形状确定。例如，圆形的可用面积AU将是AU＝2π*r2。许多压印模20与基部表面13接触并从基部表面13向外延伸(如下面将要描述的那样)。压印模20互相隔开一定的距离并定位在基部表面13上，从而使压印模占据基本上所有的可用面积AU。
在图8和10中，每个压印模20有预定的形状且包括从基部表面13向外延伸和有相对侧表面(22a、22b)的微特征21。每个压印模20还包括许多间隔体23(在图10中给出两个)，它们从微特征21相对的侧表面(22a、22b)侧向朝外延伸和间隔体23还从基部表面13向外延伸。微特征21和间隔体23有高度和宽度，各微特征21和间隔体23之间高和宽不同从而限定印记轮廓24(如下面将要讨论的那样)。
在图9中，通过在微电子技术中众所周知的淀积方法，如化学蒸汽淀积(CVD)或原子层淀积(ALD)，在微特征21和基部表面13上淀积间隔体层23a的材料可以形成间隔体23。最好，间隔体层23a的材料是共形地淀积在微特征21和基部表面13上，使得材料在相对侧表面(22a、22b)上的第一厚度t1大体等于材料在基部表面13和微特征21的上表面25上的第二厚度t2(t1≈t2)。也就是说，该材料的侧向生长速率基本上等于材料的垂直生长速率。间隔体层23a的一部分即淀积在上表面25和基部表面13上的部分，使用高度选择性的蚀刻方法如非均匀地蚀刻将其除去，例如在划线箭头E所指的优选的蚀刻方向使该材料以较快的蚀刻速率被蚀刻除去。结果，复盖上表面25和基部表面13的材料被除去，覆盖相对的侧表面(22a、22b)的材料被留下并形成如图10中所示的间隔体23。
在图11a中，在基底11的基部表面13上形成许多微特征21。在间隔体23的材料共形淀积及随后的选择性蚀刻之后，如图11b中所示，在相对的侧表面(22a、22b)上形成许多间隔体23。
根据需要可以重复淀积过程以便形成如图11c和11d中所示的附加的间隔体23。每个淀积步骤之后是选择性蚀刻步骤。
在图11e中，在形成所需数目的间隔体23之后，通过平面化方法如化学机械平面化(CMP)将许多微特征21和它们的相关间隔体变平(即做成基本平的)。在平面化步骤之后，微特征21和它们的相关间隔体23从基部表面13向外延伸出基本均匀的高度ho。
在图11f中，通过选择性蚀刻微特征21和间隔体23形成大面积的纳米尺寸压印模10。例如，可以选择只蚀刻微特征21的蚀刻剂，使微特征21的高度(即它们从基部表面13向外伸出的高度)随蚀刻时间下降。结果，在蚀刻之后，在微特征21和它们的相关间隔体23之间就存在高度(h1和h2)差。那些高度(h1和h2)差限定了每个压印模20的印记轮廓24。
取决于制造各种间隔体23和微特征21的材料，可以选择只蚀刻一种或几种这些材料的蚀刻剂来减小这些材料的高度而不蚀刻不是蚀刻目标的那些材料。结果，在蚀刻之后，在间隔体23和微特征21之间将有高度差，从而限定每个压印模20的印记轮廓24。
每个压印模20的预定形状是由几个因素限定的，包括用于限定微特征21和间隔体23的平版印刷(lithographic)方法；微特征21用的材料；用于限定每个压印模20的印记轮廓24的间隔体23和蚀刻剂以及蚀刻方法。预定的形状在所有的压印模20之间可以是相同的，预定的形状在所有的压印模20之间可以不同，或者预定的形状在所有的压印模20之间可以是相同的形状和变化的形状的组合。
在图11f中，压印模20预定的形状对所有的压印模20都是相同的。与此相反，在图14和15中，压印模20具有在所有压印模20之间不同的预定形状(在图中表示两个)。如在图11f、14和15中所示，压印模20可以有限定复杂形状的印记轮廓24。
在图12a到12c中，图14的压印模20的复杂形状是由在基部表面13上首先淀积微特征21形成。在图12a中，微特征21有圆形和斜方形的形状；但是那些形状仅是为了说明的目的而本发明并不想被限制在只在这里描述的那些形状。类似地，在图12b中，与微特征21形状一致的间隔体23形成在基部表面13和相对的侧表面(22a，22b)(未示出)上。在图12c中，还有一层间隔体23形成在先前的间隔体层23上。
图13a到13c是沿着图12c的虚线AA取的剖面图。在图13a中，填料层31淀积在邻近的压印模20之间。应用平面化步骤使整个结构变平，从而使填料层31、微特征21和间隔体23都从基部表面13向外延伸基本相同的高度H0并限定如虚线X所指示的基本平的表面。
在图14中，在一个或几个选择性蚀刻步骤之后，间隔体23和填料层31以比图13c的微特征21更快的蚀刻速率被蚀刻，使得微特征21从基部表面13向外延伸最远。此外，用作间隔体23的材料和蚀刻速率的差别造成最内部的间隔体23比最外部的间隔体23从基部表面13向外伸出更大的距离。因此，图14的压印模20具有限定同心的圆形和同心的矩形的印记轮廓24。在图15中说明印刷图案20的其它可能的复杂形状。可以用平版印刷加工和光刻胶掩膜来限定如图15中所示的那些复杂的印记轮廓24。
图16是说明形成在基底11(记为A)上并平面化的许多微特征21(记为B)和间隔体23(记为D、E和F)的剖面图。对这里描述的所有实施例，微特征21的材料B和间隔体23的材料D、E和F可以是包括但不局限于下面表1中所列的材料
表1
在图16中间隔体23的材料D、E和F层这样交替，使D、E和F的材料可以是不同的材料或者相同的材料。例如，D、E和F可以是相同的材料但掺杂不同的杂质以改变它们各自的蚀刻速率。
可选择地，填料层31(记为C)可以淀积在相邻的压印模20之间。填料层31可以是包括但不局限于下面表2所列的材料。
表2基底11(记为A)可以由包括但不局限于下面表3所列的材料制成。
表3可选择地，基底11(记为A)可以形成在支持基底S上。例如，基底11可以是氧化硅(SiO2)层而支持基底S可以是半导体材料如硅(Si)。例如，支持基底S可以是单晶硅(Si)的晶片。
如上所述，压印模20可以占据基本上所有的可用面积AU＝W*L。但是，在某些情况下可能希望或者需要压印模占据的面积小于基本上所有的可用面积AU。在图18a和18b中，压印模20占据的面积AP小于可用的面积AU。在图18a中基底11有矩形的形状而在图18b中基底11有圆形的形状。在任一种情况下，面积AP留下一部分基底11空着并那些空着的面积可用于在大面积的纳米尺寸压印模10微电子制造过程中物理地处理基底11。
在图19a中，在许多模块50上可以形成大面积纳米尺寸压印模10，模块50形成在基底11上。模块50用类似于在制造半导体器件如ASIC中使用的模块的相同方式互相隔开一定距离，其中相邻模块之间的间隙限定用于将基底锯成各个模块的划线标记。例如，如果基底11是硅(Si)的晶片，那么沿着划线将晶片锯开以便使单个模块50与晶片分离。
在图19b中，更加详细地表示由虚线dd标记的模块50，其中模块50有作为产品WD*LD限定的模块面积和压印模20占据子面积AP，该面积可以是基本所有的模块面积(即WD*LD)或者可以是小于模块面积。在图19b中，子面积AP小于模块面积(WD*LD)。
可以采用公知的微电子加工技术形成大面积的毫微极压印模10。在图21a到21d中，通过淀积特征层21a到基底11的基部表面13的可用面积AU上可以形成微特征21。然后可以将特征层21a平版印刷构图27以及接着干法蚀刻从而限定有上表面25和相对侧表面(22a、22b)的许多微特征21。
下一步，在微特征21上共形地生长间隔体层23a直到间隔体层23a有所需的厚度(t1，t2)，在上表面25和相对的侧表面(22a，22b)有大体相等的所需厚度(即t1≈t2)(见图9中标号23a)。可以采用CVD等方法共形地生长间隔体层。
非均匀地蚀刻间隔体层23a以便除去淀积在上表面25上的一部分间隔体层23a，从而限定许多压印模20，它包括淀积在微特征21相对侧表面(22a，22b)上的许多间隔体23。可以在非均匀蚀刻步骤中采用高度选择性的湿或干蚀刻方法。
根据在压印模20上限定附加的间隔体23的需要，重复共形的生长步骤和非均匀蚀刻步骤。在完成共形生长和非均匀蚀刻步骤之后，将压印模20平面化使微特征21和间隔体23从基部表面向外延伸基本相同的高度h0。在平面化步骤中可以采用CMP等方法。
选择性地蚀刻所选择的一个或几个微特征21和间隔体23以便限定压印模20中的印记轮廓24。按照选择性地蚀刻所选的一个或几个微特征21和间隔体23的要求重复选择性蚀刻的方法，以便进一步限定印记轮廓24。可以采用湿或干式非均匀蚀刻方法来选择性地蚀刻微特征21和间隔体23。
在上述的平面化步骤之前，可以将填料层31淀积在压印模20上。填料层31完全覆盖压印模20。在淀积填料层31之后，应用平面化步骤使压印模20和填料层31变平，从而使微特征21、间隔体23和填料层31从基部表面13向外延伸基本相同的高度h0。在平面化步骤之后，可以选择性地蚀刻填料层31直到填料层31达到预定的厚度t1。也就是说，蚀刻填料层31直到它凹入到大体相同的高度h0之下(见图20)。
在图22中，迫使大面积纳米尺寸压印模10与带填料层63和掩膜层65的掩膜基底61接触(见划线箭头U)。例如，掩膜层65可以是光刻胶材料如PMMA，当大面积纳米尺寸压印模10和掩膜基底61在U方向加压互相接触时，掩膜层65将变形并与压印模20的印记轮廓24共形。在接着的加工步骤中，可以蚀刻掩膜层以便将由印记轮廓24在其上面形成的印刷图案传给下面的薄膜层63。
在图17中，采用间隔体技术制作大面积纳米尺寸压印模10的一种方法的例子，包括使用的一种方法类似于形成金属氧化物半导体三极管(MOS)的轻度掺杂漏极(LDD)的n门电极的微电子方法。基底11可以是硅(Si)基底，在其上面在基部表面13上淀积薄的门电极介电质层41。例如门极介质层41可以是氧化硅(SiO2)。接着，在门极介质层41上形成记为g的门电极并且门电极g构成微特征21。例如，可以使用多晶等材料构成微特征21。在形成微特征21之后，在微特征21上可以共形地淀积间隔体层23a然后非均匀地蚀刻构成隔片23。间隔体层23a例如可以使用如氮化硅(Si3N4)这样的材料。可以使用如CVD等方法共形地淀积间隔体层23a。
在图17中，重复两次共形淀积步骤接着进行非均匀蚀刻步骤，以便将两个间隔体23限定的从微特征21的相对侧表面向外延伸。实际的间隔体23的数目将由共形淀积步骤的次数和非均匀蚀刻步骤的次数决定。
微特征21可以有尺寸t0，该尺寸可以由用来限定微特征21的平版印刷方法和蚀刻方法部分地确定。例如，尺寸t0可以是约0.10μm。类似地间隔体23可以有尺寸t1和t2。它们可以相等或者可以在各间隔体23之间是变化的。例如，尺寸t1和t2可以是约0.010μm。在上述平面化步骤之后，各间隔体23和微特征21间的高度差别由它们各自的材料和它们经受的非均匀蚀刻方法确定。t0、t1和t2的尺寸并不局限于这里所给定的值，它们的实际尺寸将取决于应用。
仅为了说明的目的，可以在基底11上形成源极s和漏极d和可以包括轻度掺杂区43和重度掺杂区45。在典型的LDD方法中，通过使用门电极g作为掩膜在基底11中注入小剂量的掺杂剂将形成轻度掺杂区43。接着，在形成间隔体23之后，使用间隔体23作为掩膜在基底11中注入大剂量掺杂剂将形成重度掺杂区45。
但是，上述的形成轻度掺杂区43和重度掺杂区45的步骤对采用间隔体技术制作大面积纳米尺寸压印模10来说是没有必要的和可以完全取消的。门电极电介质层41是可选的且也可以取消。无需掺杂步骤可以形成微特征21和间隔体23，而上面LDD方法的描述仅用于说明微电子制造技术可以适合形成采用本发明间隔体技术的大面积纳米尺寸压印模10，微电子制造技术(如CMOS方法)对微电子技术所属技术领域的普通技术人员来说是非常熟悉的。
尽管已经公开和说明了本发明的几个实施例，但本发明并不局限于所描述和说明的特定形式和结构。本发明仅由权利要求书的限定。
权利要求
1.一种大面积纳米尺寸压印模，包括包括具有可用面积的基部表面的基底；与基部表面接触并从其上延伸出的多个压印模，压印模互相隔开一定的距离并这样定位，使它们占据基本上所有的可用面积，每个压印模具有预定的形状并包括具有相对侧表面的微特征和多个从所述相对的侧表面侧向朝外延伸的间隔体，微特征和间隔体从基部表面向外伸出，微特征和间隔体的高度和宽度在各微特征和间隔体之间是变化的从而限定印记轮廓。
2.如权利要求1所述的大面积毫微极压印模，其特征在于预定的形状是从这样一组形状中选择的一种形状，该组形状包括所有压印模之间都有相同的形状，在所有压印模之间变化的形状，以及相同的形状和在所有压印模之间变化的形状的组合。
3.如权利要求1所述的大面积纳米尺寸压印模，其特征在于微特征是由从这样一组材料中选择的一种材料制成，该组材料包括氧化硅、氮化硅、多晶硅、金属、氧氮化硅、碳化硅、金刚石状的碳和硅化物。
4.如权利要求1所述的大面积纳米尺寸压印模，其特征在于间隔体是从这样一组材料中选择的一种材料制成，该组材料包括氧化硅、氮化硅、聚硅、金属、氧氮化硅、碳化硅、金刚石状的碳和硅化物。
5.如权利要求1所述的大面积纳米尺寸压印模，其特征在于基底是从一组材料中选择的一种材料制成，该组材料包括玻璃、PYREX、氧化硅、氧化铝和磷化铟。
6.如权利要求1所述的大面积纳米尺寸压印模，其特征在于基底是半导体材料。
7.如权利要求6所述的大面积纳米尺寸压印模，其特征在于半导体材料是硅。
8.如权利要求1所述的大面积纳米尺寸压印模，还包括设在邻近的压印模之间的填料层。
9.如权利要求8所述的大面积纳米尺寸压即模，其特征在于填料层是从这样一组材料中选择的一种材料，该组材料包括原硅酸四乙酯、硼掺杂的原硅酸四乙酯、磷掺杂的原硅酸四乙酯、硼和磷掺杂的原硅酸四乙酯。
10.如权利要求1所述的大面积纳米尺寸压印模，其特征在于压印模占据的面积小于基本上所有的可用面积。
11.如权利要求10所述的大面积纳米尺寸压印模，其特征在于所述面积被分成许多模块，模块互相之间相隔一定的距离，每个模块包含模块面积，和在每个模块内压印模占据的子面积可以选择为基本上所有的模块面积以及小于所述模块面积的面积。
12.一种形成大面积纳米尺寸压印模的方法，包括将特征层淀积在基底的基部表面的可用面积上；图形化然后干蚀刻特征层以限定多个有上表面和相对侧表面的微特征；在微特征上共形地生长间隔体层直到间隔体层具有所需的厚度，该厚度在上表面和相对的侧表面上是基本相等的；非均匀地蚀刻间隔体层以除去淀积在所述上表面的间隔体层的一部分，从而限定多个压印模，它们包括设在它们各微特征相对侧表面上的多个间隔体；根据需要重复共形生长和非均匀蚀刻步骤，以限定压印模上的附加的间隔体；使压印模平面化，从而使微特征和间隔体从基部表面向外伸出大体相等的高度；和有选择地蚀刻所选的一个或几个间隔体和微特征以限定压印模中的印记轮廓；和根据需要重复有选择地蚀刻的步骤以有选择地蚀刻一个或几个间隔体和微特征从而进一步限定压印模的印记轮廓。
13.如权利要求12所述的方法，还包括在平面化步骤之前淀积完全覆盖压印模的填料层，接着通过平面化步骤使压印模和填料层变平，从而使微特征、间隔体、和填料层从基部表面向外延伸基本相等的高度。
14.如权利要求13所述的方法，其特征在于有选择地蚀刻的步骤包括将填料层有选择地蚀刻到预定的厚度。
全文摘要
本发明公开一种大面积纳米尺寸压印模。大面积纳米尺寸压印模包括具有基部表面的基底，在基部表面上形成多个微特征。每个微特征包括多个淀积在其相对侧表面上的间隔体。间隔体从相对的侧表面侧向朝外延伸而微特征和间隔体从基部表面向外延伸。选择性地蚀刻微特征和间隔体以便产生高度差从而限定具有印记轮廓的压印模。可以在基底的基本上所有可用面积上形成压印模，压印模可以有在各压印模之间变化的复杂形状。可以将压印模用作模板把印记轮廓传递给掩膜层，在掩膜层中将复制出印记轮廓。
文档编号B81C1/00GK1435728SQ03103150
公开日2003年8月13日 申请日期2003年1月31日 优先权日2002年1月31日
发明者H·李 申请人:惠普公司