微电子机械系统（MEMS）装置及其制造方法与流程

本发明的实施例总体涉及电通信领域，更具体地，涉及微电子机械系统(mems)器件及其制造方法。

背景技术：

诸如加速计、压力传感器和陀螺仪的微电子机械系统(mems)器件已经发现被广泛用于许多现代的电子器件。例如，mems加速计常见于汽车(例如，在安全气囊系统中)、平板电脑和智能手机中。对于许多应用，mems器件电连接至专用集成电路(asic)以形成完整的mems系统。

技术实现要素：

根据本发明的一个方面，提供了一种微电子机械系统mems装置，包括：处理衬底，限定第一接合表面；mems衬底，具有mems器件并且限定第二接合表面，在所述第一接合表面面向所述第二接合表面的情况下，通过接合界面将所述处理衬底接合至所述mems衬底；以及抗粘滞层，布置在所述第一接合表面和所述第二接合表面之间而没有位于所述接合界面上方。

根据本发明的另一个方面，提供了一种用于制造微电子机械系统(mems)装置的方法，所述方法包括：在处理衬底和mems衬底中的一个或多个相应的表面上形成抗粘滞层；图案化所述抗粘滞层，从而限定图案化的抗粘滞层，所述图案化的抗粘滞层未覆盖与所述处理衬底和所述mems衬底的接合相关的一个或多个预定位置；以及在所述一个或多个预定位置处将所述处理衬底接合至所述mems衬底。

根据本发明的又一个方面，提供了一种用于制造微电子机械系统(mems)装置的方法，所述方法包括：在处理衬底和mems衬底中的一个或多个相应的表面上形成有机材料，从而限定位于所述处理衬底和所述mems衬底中的所述一个或多个相应的表面上的抗粘滞层；图案化所述抗粘滞层，从而限定图案化的抗粘滞层，所述图案化的抗粘滞层去除了与所述处理衬底和所述mems衬底的接合相关的一个或多个预定位置处的抗粘滞层，并且在所述图案化之后，所述抗粘滞层保留在与mems器件相关的一个或多个部件上方；以及在所述一个或多个预定位置处将所述处理衬底接合至所述mems衬底。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1a示出了mems装置处理衬底的一些实施例的截面图。

图1b示出了具有在其上方形成的msms层的mems装置处理衬底的一些实施例的截面图。

图1c示出了具有在其上方形成的图案化的mems衬底的mems装置处理衬底的一些实施例的截面图。

图1d示出了mems装置的一些实施例的平面图。

图1e示出了基于施加在其上的力的mems装置的一些实施例的截面图。

图2a示出了具有形成在整个处理衬底上方的抗粘滞层的msms装置的一些实施例的截面图。

图2b示出了基于施加在其上的力的图2a的mems装置的一些实施例的截面图。

图3a至图3c示出了图案化mems装置中的抗粘滞层的各个实施例的截面图。

图4至图6示出了图3a至图3c的mems装置的放大部分的一些实施例的截面图。

图7示出了具有粗糙的图案化的抗粘滞层的mems装置的一些其它实施例的截面图。

图8至图9示出了具有导电金属层的mems装置的放大部分的一些实施例的截面图。

图10至图11示出了具有图案化的抗粘滞层的mems装置的一些其它实施例的截面图。

图12至图13示出了用于制造具有图案化的抗粘滞层的mems装置的一些实施例的截面图。

图14示出了用于制造具有图案化的抗粘滞层的mems装置的方法一些实施例的流程图。

具体实施方式

以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地做出相应的解释。

一些微电子机械系统(mems)器件(诸如加速度计和陀螺仪)包括可移动质量块和布置在腔体内的相邻固定的电极板。响应于诸如加速度、压力或重力的外部刺激，可移动质量块相对于固定电极板是可移动的或灵活的。通过可移动质量块和固定电极板的电容耦合来检测可移动质量块和固定电极板之间的距离变化，并且将距离变化传输至测量电路以用于进一步处理。

根据一些方法，在mems器件的大批量制造期间，形成处理衬底(称为处理晶圆)，因此处理衬底可以布置在互补金属氧化物半导体(cmos)晶圆上方并且与其接合，互补金属氧化物半导体(cmos)晶圆具有针对与其相关联的mems器件的支撑逻辑电路。根据一个实例，mems衬底进一步接合至处理衬底，并且可以在mems衬底的表面上方形成共晶接合结构。根据一个示例性方面，诸如通过各个图案化方法在mems衬底内进一步形成mems器件。此外，可以使用用于共晶接合的共晶接合结构将覆盖晶圆接合至mems衬底。在覆盖衬底接合至mems衬底的情况下，将衬底分割成管芯，每个管芯均包括至少一个mems器件，并且完成封装。

根据一个实例，图1a示出了示例性处理衬底100，其中，处理衬底包括具有形成在其上和被图案化的布线金属层104的基底衬底102。例如，布线金属层104可以包括诸如铝、铜或其它金属的金属。在布线金属层104上方进一步形成和图案化氧化物层106，并且在布线金属层上方进一步形成凸块部件108。例如，凸块部件108可以由氧化物、金属或其它材料组成。

如图1b所示，一旦形成处理衬底100，则诸如通过熔融接合将mems衬底110接合至处理衬底。如图1c所示，例如，进一步图案化mems衬底110以限定mems器件114的可移动质量块112，并且在mems衬底上方形成或者图案化接合材料层116，因此接合材料层可以由诸如锗、铝、金或其它导电金属组成。还应注意，尽管接合材料层116可以是用于共晶接合的金属，但是接合材料层可以可选地包括被配置为用作接合材料的非导电材料。还应注意，虽然接合材料层116可以是用于共晶接合的金属，但是接合材料层可以可选地包括配置为用作接合材料的非导电材料。例如，接合材料层116可以包括提供粘合接合的聚合物和提供熔融接合的氧化物的一种或多种。为了清楚的目的，图1d示出了mems器件114的俯视图118，因此图1c示出了mems器件的截面120。已经使用了试图限制表面粘滞的方法，例如，对可移动质量块或腔表面实施表面处理或涂覆，以改变表面的亲水性质。然而，这些方法难以与各个制造工艺集成并且引入污染。

由于可移动部分或灵活部分，因此mems器件具有cmos电路所没有遇到的若干生产挑战。mems器件的一个重大挑战是表面粘滞。表面粘滞指的是mems可移动部分或灵活部分与相邻的表面接触并且“粘附”至相邻的表面的倾向。这种“粘滞”可以发生在制造的最后阶段，从而使得可移动部分或灵活部分没有完全从相邻的表面释放，或者可以发生在组件突然被“粘附”至相邻的表面时的正常操作期间。

例如，图1e示出了mems器件114的可移动质量块112的移动(如箭头122所示)(例如，由于加速度、重力、压力等)，可移动质量块可以接触凸块部件108，因此表面粘滞可能会干扰可移动质量块返回其原始位置的能力。随着特征尺寸逐代缩小，表面粘滞将变成mems器件中的日益重要的考虑因素。由于若干不同影响(诸如毛细力、分子范德华力或相邻表面之间的静电力)中的任何一个都可以产生表面粘滞。这些影响导致粘滞的程度可以基于许多不同因素而变化，诸如表面温度、表面之间的接触面积、表面之间的接触电位差、表面是否是亲水或疏水等等。

如图2a所示，一种防止可移动质量块112和凸块部件108之间的这种粘滞的方式是在处理衬底100上方形成抗粘滞层124。例如，如图2b示出的，抗粘滞层124通常抑制可移动质量块112和与可移动质量块接触的凸块部件108之间的粘滞，因此允许可移动质量块返回其图2a的原始位置126而没有粘滞。然而，传统上，这种抗粘滞层124不仅涂覆凸块部件108，而且涂覆所有部件和暴露表面，诸如布线金属层104、氧化物层106。然而，根据上述方法，制造mems器件的挑战涉及将mems衬底110接合至与其相关的处理衬底100。在施加抗粘滞层时，mems衬底110和处理衬底100的所有表面均涂覆有抗粘滞层124。然而，这种抗粘滞层124减小了接合区域128中接合(例如，熔融接合或共晶接合)的可靠性，从而潜在地导致衬底接合失效。

本发明涉及具有图案化的抗粘滞层以改进粘滞特性和接合的mems装置和形成这种mems装置的相关方法。本发明的mems装置包括接合至处理衬底的mems衬底。抗粘滞层设置在mems衬底和处理衬底的一个或多个上，其中，抗粘滞层包括图案，使得在与mems衬底和处理衬底之间的界面相关的一个或多个区域处不存在抗粘滞层。例如，在处理衬底和mems衬底的一个或多个上图案化抗粘滞层。因此，可以在制造工艺的最后和/或mems装置的正常操作期间避免粘滞，并且相应地提高mems装置的可靠性，同时在需要的位置处实现mems衬底和处理衬底之间适当的接合。此处将针对一些示例性mems器件来示出本发明的概念，但是应该理解，这个概念适用于采用可移动部分(例如，包括执行器、阀门、开关、麦克风、压力传感器、加速器和/或陀螺仪)的合适的mems器件。

图3a至图3c示出了制造具有图案化的抗粘滞层的mems装置的方法的一些实施例在各个制造阶段的一系列截面图。

根据本发明的若干示例性方面，图3a示出了示例性处理衬底200。根据一些实施例，处理衬底200包括具有在其上形成并且图案化的布线金属层204的基底衬底202。例如，布线金属层204可以包括诸如铝、铜的金属或其它金属。在布线金属层204上方进一步形成和图案化氧化物层206，并且在布线金属层204上方进一步形成凸块部件208。凸块部件208从布线金属层204的上表面向外突出。例如，凸块部件208可以由氧化物、金属或其它材料组成。

如图3b示出的，在处理衬底200的表面212(如图3a所示)上方形成抗粘滞层210。在一些实施例中，例如，图3b的抗粘滞层210包括形成在表面212上方的有机材料。在一些实施例中，抗粘滞层210的形成可以通过以多种方式沉积有机材料(诸如通过浸渍、旋涂、溅射和化学汽相沉积(cvd)沉积的聚合物膜或单层)来实现。

如图3c示出的，图案化抗粘滞层210，其中，去除与处理衬底200的一个或多个预定位置214相关的抗粘滞层210，从而露出一个或多个预定位置，同时保持一个或多个粘滞位置216处的抗粘滞层。例如，如下将讨论的，一个或多个预定位置214至少包括与处理衬底接合至mems衬底相关的接合区域218。

在一个实例中，一个或多个粘滞位置216与凸块部件208相关。例如，在一个实施例中，抗粘滞层210可以布置在布线金属层204的上表面上并且也可以沿着凸块部件208的相对侧壁和上表面布置。在这种实施例中，抗粘滞层210具有沿着水平面与凸块部件208的下表面对准的下表面。在另一实施例中，抗粘滞层210可以布置在布线金属层204的上表面上并且也可以沿着凸块部件208的一个侧壁布置，但没有沿着凸块部件208的另一相对侧壁布置。在又一实施例中，抗粘滞层210可以布置在布线金属层204的上表面上，而没有沿着凸块部件208的侧壁。在本发明的另一实例中，在一个或多个预定位置214中物理地蚀刻或磨损抗粘滞层210。在又一实例中，化学蚀刻一个或多个预定位置214中的抗粘滞层。

根据本发明的一个实施例，通过光刻工艺来图案化抗粘滞层210。在另一实施例中，使用通过各种半导体处理工艺(诸如干等离子体蚀刻、湿槽蚀刻或其它蚀刻技术)的多种其它技术，通过物理和化学蚀刻来图案化抗粘滞层210。在通过光刻工艺来图案化抗粘滞层210的一些实施例中，抗粘滞层210的最外侧壁具有成角度的侧壁。例如，抗粘滞层210的最外侧壁可以具有相对于从布线金属层204的上表面垂直向外延伸的法线以大于0°的角度定向的侧壁。

如图4所示的实例中示出的，一个或多个粘滞位置216可以与处理衬底200的处理部件224(诸如图3c所示的凸块部件208)的面向mems的表面220和一个或多个侧壁222相关。如图5所示的实例示出的，一个或多个粘滞位置216可以与处理衬底200的部件224的面向mems的表面220和一个侧壁222相关。类似地，如图6所示的实例示出的，一个或多个粘滞位置216可以仅与处理衬底200的部件224的面向mems的表面220相关。应该注意，虽然一个或多个粘滞位置216此处示出和描述为与处理衬底的部件224的面向mems的表面220和侧壁222相关，但是应该理解，一个或多个粘滞位置可以与此处描述的任何部件224的任何表面相关。

如图7所示的实例示出的，在本发明的又一实施例中，可以进一步粗糙化一个或多个粘滞位置216处的抗粘滞层210。例如，诸如通过物理磨损或用等离子体处理表面来物理或者化学粗糙化抗粘滞层210的表面226，从而提供其预定的粗糙度。如上所述，例如，粗糙化或以其它方式改变抗粘滞层210的表面226通常进一步抑制粘滞。可选地，可以首先粗糙化部件224的面向mems的表面220，从而抗粘滞层210可以进一步沉积在部件的面向mems的表面上。

应该注意，本发明可以通过图案化抗粘滞层210、粗糙化抗粘滞层或图案化和粗糙化抗粘滞层两者来实施。可选地，任何表面都可以在其上方形成和图案化抗粘滞层210之前被粗糙化。因此，在一个或多个粘滞位置216处提供图案化或者粗糙化抗粘滞层210的组合均落入本发明所考虑的范围内。

根据本发明的又一示例性实施例，图8示出了一个或多个粘滞位置216的一个，其中，处理衬底200的部件224的面向mems的表面220和一个或多个侧壁222由抗粘滞层210覆盖。如图8所示，然而，在部件224(例如，图3c所述的凸块部件208)和抗粘滞层210之间进一步提供导电层228。在本实施例中，导电层228可以包括低电阻率材料。例如，导电层228可以包括硅、多晶硅、铝、铜、钛、氮化钛或任何合适的导电材料的薄层。例如，导电层228被配置为在接触或接近如上所述的mems部件时释放和/或分散在部件224中积聚的任何电荷。如图8所示的实例示出的，一个或多个粘滞位置216与处理衬底200的部件224的面向mems的表面220和侧壁222相关，因此导电层228包括设置在部件和抗粘滞层210之间的薄导电层。

根据另一示例性实施例，图9示出了一个或多个粘滞位置216的另一实例，其中，处理衬底200的部件224的面向mems的表面220和一个或多个侧壁222由抗粘滞层210覆盖。如图9所示，以上描述的导电层228进一步提供在部件224(图3c所示的凸块部件208)和抗粘滞层210之间。然而，与图8所示的导电层228具有未由抗粘滞层210覆盖的部分230的实例不同，在图9所示的实例中，导电层228由抗粘滞层210完全地包封。图9进一步示出了在还由抗粘滞层210包封的部件224内提供通孔或通孔阵列231的实例。例如，可以通过诸如低压化学汽相沉积(lpcvd)、等离子体增强化学汽相沉积(pecvd)或大气压化学汽相沉积(apcvd)生长工艺的化学汽相沉积工艺来形成导电层228。在一些实施例中，导电层228可以包括铝(al)、镍(ni)或铜(cu)。

根据图10所示的另一示例性实施例，可以在布线金属层204上方直接提供抗粘滞层210。在另一实例中，可以在氧化物层206上提供抗粘滞层210。类似地，可以在处理衬底200的任何表面上提供抗粘滞层210，诸如如图11所示的实例中，直接提供在示出的硅衬底232上。

根据本发明的另一示例性实施例，图12示出了示例性mems装置233，其中，mems衬底234可以进一步接合至处理衬底200，诸如通过在一个或多个接合区域218处将mems衬底熔融接合至处理衬底。

例如，图10的处理衬底200限定第一接合表面236，并且图12的mems衬底234限定第二接合表面238。在第一接合表面236面向第二接合表面238的情况下，在接合界面240处将处理衬底200接合至mems衬底234。例如，接合界面240与处理衬底200的接合区域218相关。因此，抗粘滞层210布置在第一接合表面236和第二接合表面238之间，而没有位于接合界面240上方。

mems衬底234可以包括半导体材料。例如，在一些实施例中，mems衬底234可以包括诸如掺杂的多晶硅的硅材料。在各个实施例中，mems衬底234可以包括分别具有布置为接近凸块部件208的可移动质量块的一个或多个mems器件。例如，在一些实施例中，mems衬底234可以包括加速度计、陀螺仪、数字罗盘和/或压力传感器。

在一些实施例中，处理衬底200可以包括被配置为支持mems衬底234的mems器件的功能的有源和/或无源半导体器件。例如，处理衬底200可以包括被配置为对从mems衬底234内的mem器件收集的数据提供信号处理的晶体管器件(例如，mosfet器件)。在一些实施例(未示出)中，后段制程(beol)金属互连堆叠件可以设置在处理衬底200的与mems衬底234相对的一侧上。beol金属堆叠件包括在沿着处理衬底200布置的介电结构内部布置的多个导电互连层(例如，铜和/或铝层)。多个金属互连层连接至一个或多个晶体管器件。通常，多个金属互连层包括金属层，金属层的尺寸随着与半导体衬底的距离的增大而增加，从而允许一个或多个晶体管器件连接至芯片外元件。

在一些实施例中，覆盖衬底(未示出)可以布置在mems衬底234的与处理衬底200的相对侧上。覆盖衬底包括布置在覆盖衬底的面向mems衬底234的表面内的凹槽。覆盖衬底接合至mems衬底以形成在凹槽和处理衬底200之间延伸的气密密封腔。气密密封腔包括mems衬底234内的mems器件和凸块部件208以及抗粘滞层210。在一些实施例中，该腔可以保持在基于腔内的mems器件而选择的预定压力下。例如，围绕加速度计的腔内的压力可以与围绕陀螺仪的腔内的压力不同。

在一些实施例中，覆盖衬底可以包括半导体材料。例如，覆盖衬底可以包括硅衬底。在一些实施例中，覆盖衬底可以通过包括一种或多种金属材料的共晶接合的方式连接至mems衬底234。

如图13所示的另一示例性实施例示出的，示出了另一示例性mems装置237，其中，可以在mems衬底234的面向处理衬底的表面242上图案化抗粘滞层210，因此抗粘滞层覆盖与mems衬底相关的一个或多个粘滞位置216。如上所述，可以在mems衬底234上实施抗粘滞层210的图案化。还应注意，诸如铝、钛的导电材料或其它导电材料可以位于在其上方被图案化的抗粘滞层210下方。在一些这种实施例中，抗粘滞层210可以不沿着处理衬底200的各个表面(例如，沿着凸块部件208)布置。在其它实施例中，抗粘滞层210可以额外地沿着处理衬底200的表面布置。

例如，图案化mems衬底234以形成包括可移动质量块246的mems器件244。mems器件包括例如微型驱动器或微型传感器，诸如微型阀门、微型开关、麦克风、压力传感器、加速器、陀螺仪或具有相对于固定部分可移动或弯曲的可移动部分或灵活部分的任何其它器件。

图14示出了根据本发明的用于制造具有图案化的抗粘滞层的mems装置的方法300的一些实施例的流程图。

虽然公开的方法300在此处示出和描述为一系列步骤或事件，但是应该理解，这些步骤或事件的示出的顺序不被解释为限制意义。例如，一些步骤可以以不同的顺序发生和/或与除了此处示出的和/或描述的一些的其它步骤或事件同时发生。此外，可能不是所有示出的步骤对于实施此处描述的一个或多个方面或实施例都是需要的。此外，此处描述的一个或多个步骤可以在一个或多个单独的步骤和/或阶段中实施。

在步骤302中，在处理衬底和mems衬底的一个或多个相应的表面上形成或者提供抗粘滞层。在步骤302中提供抗粘滞层可以包括在处理衬底和mems衬底的一个或多个相应的表面上沉积有机材料。

在一些实施例中，处理衬底可以包括诸如半导体晶圆或位于晶圆上的一个或多个管芯的任何类型的半导体主体(例如，硅/cmos体、sige、soi等)，以及形成在半导体主体上和/或与其相关的任何其它类型的半导体和/或外延层。在一些实施例中，在形成抗粘滞层之前，可以在处理结构内形成一个或多个有源器件。例如，可以使用互补金属氧化物半导体(cmos)工艺在处理衬底内形成一个或多个晶体管器件。在各个实施例中，可以通过物理汽相沉积技术(例如，pvd、cvd、pe-cvd、ald等)沉积有机材料。在其它实施例中，可以通过旋涂技术沉积有机材料。

在步骤304中，图案化抗粘滞层。在步骤304中，抗粘滞层的图案化通常限定图案化的抗粘滞层，图案化的抗粘滞层未覆盖与处理衬底和mems衬底的接合相关的一个或多个预定位置。例如，图案化抗粘滞层可以包括从一个或多个预定位置物理去除有机材料。可选地，图案化抗粘滞层可以包括粗糙化一个或多个预定位置处的有机材料或其上形成有机材料的表面。

在另一可选实例中，图案化抗粘滞层包括粗糙化与一个或多个预定位置相关的相应的处理衬底和mems衬底的表面。例如，图案化抗粘滞层可以包括等离子体蚀刻与一个或多个预定位置相关的相应的处理衬底和mems衬底的表面。在一些实施例中，等离子体蚀刻可以具有包括氟物质(例如，cf4、chf3、c4f8等)的蚀刻化学物质。

在又一可选实施例中，图案化抗粘滞层可以包括对mems衬底和/或处理衬底实施光刻工艺。在这种实施例中，在抗粘滞层210上方形成感光层。在各个实施例中，感光层可以包括通过旋涂工艺在抗粘滞层上方形成的光刻胶层(例如，正性或负性光刻胶)。随后，根据光掩模将感光材料暴露于电磁辐射(例如，紫外光、极紫外光等)。电磁辐射改变感光材料内的暴露区域的溶解度以限定可溶区域。随后，使感光材料显影以限定具有通过去除可溶区域而形成的开口的图案化的感光材料层。之后，根据图案化的感光材料层蚀刻抗粘滞层。在各个实施例中，可以选择性地将未由图案化的感光材料层(例如，光刻胶层和/或硬掩模层)覆盖的区中的抗粘滞层暴露于蚀刻剂。在一些实施例中，蚀刻剂可以包括干蚀刻剂，干蚀刻剂具有包括氟物质(例如，cf4、chf3、c4f8等)的蚀刻化学物质。在其它实施例中，蚀刻剂可以包括湿蚀刻剂，湿蚀刻剂包括氢氟酸(hf)或氢氧化钾(koh)。

在另一实例中，在步骤304中图案化抗粘滞层可以包括一个或多个预定位置的物理蚀刻和化学蚀刻的一种或多种。在一些实例中，在图案化之后，抗粘滞层保留在与mems器件相关的一个或多个部件上方。

在步骤306中，在一个或多个预定位置处将处理衬底接合至mems衬底。在各个实施例中，mems衬底可以包括分别包括可移动质量块的一个或多个mems器件。例如，在一些实施例中，mems衬底可以包括加速度计、陀螺仪、数字罗盘或压力传感器。可以将处理衬底接合至mems衬底使得可移动质量块布置在直接位于图案化的抗粘滞层上方的位置处。这允许抗粘滞层在mems器件的操作期间减小可移动质量块的粘滞。

在本发明的一个实例中，在一个或多个预定位置处将处理衬底接合至mems衬底包括在一个或多个预定位置处将处理衬底熔融接合至mems衬底。在其它实施例中，包括一种或多种粘合材料的接合结构可以用于将处理衬底接合至mems衬底。

在本发明的一些可选实施例中，在步骤304中形成抗粘滞层之前，可以在处理衬底和mems衬底的一个或多个上方形成导电层，其中，导电层放置在处理衬底和mems衬底之间的一个或多个粘滞位置处。例如，形成导电层可以进一步包括图案化与一个或多个粘滞位置相关的一个或多个区域中的导电层，其中，导电层接触金属层。

因此，从以上可以理解，本发明涉及具有图案化的抗粘滞层以改进粘滞特性的mems装置和形成这种mems装置的相关方法。

在一个实施例中，mems装置包括限定第一接合表面的处理衬底。具有mems器件的mems衬底限定第二接合表面，其中，在第一接合表面面向第二接合表面的情况下，通过接合表面将处理衬底接合至mems衬底。抗粘滞层进一步布置在第一接合表面和第二接合表面之间，而没有位于接合表面上方。

在一些实施例中，所述处理衬底包括与所述mems器件相关的处理部件，其中，所述抗粘滞层布置在所述处理部件的面向mems的表面和/或一个或多个侧壁上。

在一些实施例中，所述mems器件包括mems部件，其中，所述抗粘滞层布置在所述mems部件的面向处理衬底的表面和/或一个或多个侧壁上。

在一些实施例中，所述抗粘滞层布置在所述处理衬底和所述mems衬底的两个上。

在一些实施例中，该mems装置还包括：一个或多个预定位置，所述一个或多个预定位置包括一个或多个接合位置，其中，在所述一个或多个接合位置处将所述处理衬底和所述mems衬底彼此熔融接合。

在一些实施例中，该mems装置还包括：导电层，所述导电层进一步设置在所述抗粘滞层与相应的所述处理衬底和所述mems衬底之间，其中，所述导电层通常被配置为释放与所述相应的处理衬底和所述mems衬底相关的电荷。

在一些实施例中，所述抗粘滞层包括有机材料和相应的所述处理衬底和所述mems衬底的粗糙化表面的一种或多种。

在公开的用于制造mems装置的方法的其它实施例中，其中，在处理衬底和mems衬底的一个或多个相应的表面上形成抗粘滞层。图案化抗粘滞层，限定图案化的抗粘滞层，该图案化的抗粘滞层未覆盖与处理衬底和mems衬底的接合相关的一个或多个预定位置。此外，在一个或多个预定位置将处理衬底接合至mems衬底。

在一些实施例中，提供所述抗粘滞层包括在所述处理衬底和所述mems衬底的所述一个或多个相应的表面上沉积有机材料。

在一些实施例中，图案化所述抗粘滞层包括从所述一个或多个预定位置处物理去除所述有机材料。

在一些实施例中，图案化所述抗粘滞层包括粗糙化所述一个或多个预定位置处的所述有机材料。

在一些实施例中，图案化所述抗粘滞层包括光刻工艺。

在一些实施例中，图案化所述抗粘滞层包括物理蚀刻和/或化学蚀刻所述一个或多个预定位置。

在一些实施例中，图案化所述抗粘滞层包括粗糙化相应的所述处理衬底和所述mems衬底的与所述一个或多个预定位置相关的表面。

在一些实施例中，图案化所述抗粘滞层包括等离子体蚀刻所述相应的所述处理衬底和所述mems衬底的与所述一个或多个预定位置相关的表面。

在一些实施例中，在所述一个或多个预定位置处将所述处理衬底接合至所述mems衬底包括在所述一个或多个预定位置处将所述处理衬底熔融接合至所述mems衬底。

在一些实施例中，该方法还包括：在形成所述抗粘滞层之前，在所述处理衬底和所述mems衬底的一个或多个的上方形成导电层，其中，所述导电层放置在所述处理衬底和所述mems衬底之间的一个或多个粘滞位置处。

在一些实施例中，形成所述导电层还包括：图案化与所述一个或多个粘滞位置相关的一个或多个区域中的所述导电层，其中，所述导电层接触金属层。

在一些实施例中，在所述图案化之后，所述抗粘滞层保留在与mems器件相关的一个或多个部件上方。

在一个实施例中，提供了一种用于制造微电子机械系统(mems)装置的方法，所述方法包括：在处理衬底和mems衬底中的一个或多个相应的表面上形成有机材料，从而限定位于所述处理衬底和所述mems衬底中的所述一个或多个相应的表面上的抗粘滞层；图案化所述抗粘滞层，从而限定图案化的抗粘滞层，所述图案化的抗粘滞层去除了与所述处理衬底和所述mems衬底的接合相关的一个或多个预定位置处的抗粘滞层，并且在所述图案化之后，所述抗粘滞层保留在与mems器件相关的一个或多个部件上方；以及在所述一个或多个预定位置处将所述处理衬底接合至所述mems衬底。

上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本人所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。