通过硅柱和智能帽实现晶圆级集成MEMS器件的制作方法

文档序号：17835656发布日期：2019-06-05 23:31阅读：297来源：国知局

本发明的实施例涉及通过硅柱和智能帽实现晶圆级集成mems器件。

背景技术：

诸如加速计、陀螺仪、压力传感器和麦克风的微机电系统(mems)器件已发现广泛地用在许多现代电子器件中。例如，mems加速计常见用于汽车(例如，安全气囊系统中)、平板电脑或智能手机中。mems器件可以在晶圆至晶圆接合工艺中进行有利地接合，并且对于一些应用，需要将各种mems器件集成到一个mems封装件中。这些可能包括一些需要不同环境压力条件的mems传感器。

技术实现要素：

本发明的实施例提供了一种微机电系统(mems)封装件，包括：器件衬底，包括第一微机电系统器件和第二微机电系统器件；覆盖衬底，接合至所述器件衬底，所述覆盖衬底包括第一凹进区和第二凹进区，其中，所述第一凹进区限定与所述第一微机电系统器件相关联的第一腔体的上部，所述第二凹进区限定与所述第二微机电系统器件相关联的第二腔体的上部；通风沟槽，与所述第二凹进区横向地间隔开；密封结构，布置在所述通风沟槽内并且包括：衬里结构，限定与所述第二腔体流体连通的通风孔；以及帽，布置在所述通风孔内并且配置为密封第二气压处的所述第二腔体，其中，所述第二气压不同于所述第一腔体的第一气压。

本发明的另一实施例提供了一种制造微机电系统(mems)封装件的方法，包括：形成覆盖衬底，在所述覆盖衬底内包括通风沟槽；在所述通风沟槽内形成密封结构，所述密封结构包括衬里结构，其中，所述衬里结构限定延伸至从所述覆盖衬底的下表面测量的第一高度的通风孔；形成与所述密封结构横向地间隔开的第一凹进区和第二凹进区，其中，凹进区的最上部位于小于所述第一高度的第二高度处；提供器件衬底，其中，所述器件衬底包括第一微机电系统(mems)器件和第二微机电系统器件；将所述覆盖衬底接合至所述器件衬底，从而气密地密封与所述第一微机电系统器件和所述第一凹进区相关联的第一气压处的第一腔体，并且限定与所述第二微机电系统器件和所述第二凹进区相关联的第二腔体，并且所述第二腔体与所述通风孔流体流通；以及通过所述通风孔调节所述第二腔体中的气压，并气密地密封第二气压处的所述通风孔，其中，所述第二气压不同于所述第一腔体的所述第一气压。

本发明的又一实施例提供了一种制造微机电系统(mems)封装件的方法，包括：提供器件衬底，其中，所述器件衬底包括第一微机电系统(mems)器件和第二微机电系统器件；形成包括通风沟槽的覆盖衬底；在所述通风沟槽内形成密封结构，所述密封结构限定延伸穿过所述覆盖衬底的通风孔；在所述覆盖衬底内形成第一凹槽和第二凹槽，凹槽与所述通风沟槽横向地间隔开，并且分别从所述覆盖衬底的下表面延伸至所述覆盖衬底内的第一高度和第二高度；将所述器件衬底接合至所述覆盖衬底，从而气密地密封与所述第一微机电系统器件和所述第一凹槽相关联的第一腔体，并且限定与所述第二微机电系统器件和所述第二凹槽相关联的第二腔体，并且所述第二腔体与所述通风孔流体连通；将所述第二腔体的气压调节至第二气压；以及气密地密封所述第二气压处的所述通风孔，其中，所述第二气压不同于所述第一腔体的第一气压。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1示出多腔多压力mems封装件的一些实施例的截面图。

图2示出根据一些其他实施例的mems封装件的截面图。

图3a-图3d示出图1的密封结构的一些更详细的实施例的一系列截面图。

图4-图21示出各个制造阶段处的mems封装件的一些实施例的一系列截面图。

图22示出图4-图21的方法的一些实施例的流程图。

具体实施方式

本发明提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

此外，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。甚至更多地，术语“第一”、“第二”、“第三”、“第四”等仅是通用标识符，并且因此可以在各个实施例中互换。例如，尽管在一些实施例中元件(例如开口)可以称为“第一”元件，但是在其他实施例中，该元件可以称为“第二”元件。

可以将多个mems器件集成到最近几代memsic中的相同的集成芯片上。例如，运动传感器用于诸如智能手机、平板电脑、游戏控制台、智能电视等消费电子产品中和汽车碰撞检测系统中的运动激活的用户界面。为了捕捉三维空间内的完整的运动范围，运动传感器通常结合使用加速计和陀螺仪。加速计检测直线运动。陀螺仪检测角运动。为了满足消费者对低成本、高质量和小器件占有面积的需求，加速计和陀螺仪可以由集成在相同衬底上的微机电系统(mems)器件形成。尽管它们共享相同的衬底，并且因此具有相同的制造工艺，但是加速计和陀螺仪利用不同的操作条件。例如，通常将陀螺仪封装在低压环境或真空中以获得最佳性能。相反，通常将加速计封装在预定的压力(例如1个大气压)处以产生平滑的频率响应。

用于多腔多压力mems器件芯片的传统制造技术通常依赖于覆盖衬底至器件衬底的芯片至芯片接合，以便实现多个腔之间的精确且有差异的压力控制。与使用在此描述的方法的晶圆至晶圆接合相比，这样的工艺是低效的。然而，当试图进行晶圆至晶圆接合时，如果没有本文所公开的气压调节通风孔(vent)和密封系统的帮助，则精确地设定腔体压力变得复杂，并且可能由于粘合剂或其他材料的后接合脱气而进一步受到影响。本文公开的解决方案保留了mems器件衬底和覆盖衬底之间的晶圆至晶圆接合，并且提供了通风孔以在接合的晶圆级处独立地调节各个mems器件的腔体压力。

此外，通常需要通过mems腔体的气密密封而构建导电路径，以便将mems器件电连接至所包含的mems封装件外侧的外部电路。本文公开的解决方案进一步提供了一种导电硅柱，其从通风孔横向偏移并且位于mems腔体内，以提供穿过覆盖衬底的电路径。额外地，本文所公开的晶圆至晶圆接合解决方案既用于气密地密封通风的mems腔体，并且又用于将mems器件电连接至导电硅柱。

本发明涉及一种mems封装件，其包括集成在一个衬底上的多个mems器件。该mems封装件包括器件衬底以及接合至该器件衬底的覆盖衬底，其中，该器件衬底包括第一mems器件和第二mems器件。覆盖衬底包括封闭与第一mems器件相关联的第一腔体的第一凹进区和封闭与第二mems器件相关联的第二腔体的第二凹进区。覆盖衬底还包括与第二凹进区横向地间隔开并位于第二腔体内的通风(ventilation)沟槽，以及布置在通风沟槽内的密封结构。密封结构包括限定与第二腔体流体连通的通风孔的衬里结构，以及布置在通风孔内并且配置为密封第二气压处的第二腔体的帽，其中，第二气压不同于第一腔体的第一气压。本发明还公开了其他实施例。在一些实施例中，衬里结构包括多个层，其中，该多个层包括金属层、导电层和介电层。

图1示出根据一些实施例的mems封装件100的截面图。mems封装件100包括接合在一起的器件衬底102和覆盖衬底106。器件衬底包括第一mems器件104a和第二mems器件104b。覆盖衬底106包括第一凹进区108和第二凹进区110。第一凹进区108和第二凹进区110可以分别具有高度108h和110h，高度108h和110h定义为从覆盖衬底的下表面至相应的凹进区的上表面的距离。第一密封腔体c1由第一凹进区108限定(或至少部分地由第一凹进区108限定)以接收第一mems器件104a，并且第二腔体c2由第二凹进区110限定(或至少部分地由第二凹进区110限定)以接收第二mems器件104b。覆盖衬底106还包括与第一凹进区108和第二凹进区110横向地间隔开，并且布置在覆盖衬底的下表面106l内且位于第二腔体c2内的通风沟槽120。在通风沟槽120内布置密封结构112。密封结构112包括衬里结构116，其中，该衬里结构116限定与第二腔体c2流体连通的通风孔114。

通风孔从凹进区的最上表面之上的高度延伸至覆盖衬底的下表面106l，并且与第二腔体c2流体连通。帽118布置在通风孔114内并配置为密封第二气压p2处的第二腔体c2，其中，第二气压p2处的第二腔体c2不同于第一气压p1处的第一腔体c1。

图2示出根据一些其他实施例的mems封装件200的截面图。在一些实施例中，器件衬底102可以包括具有有源元件(例如，晶体管)的半导体衬底202、具有设置在金属间介电(imd)材料内的金属化平面和通孔并且电连接至半导体器件的互连层204，以及还电连接至互连层204的mems衬底206。在一些实施例中，mems衬底206包括设置在水平面内的第一mems器件104a和第二mems器件104b。第一mems器件104a和第二mems器件104b可以包括例如麦克风、气压传感器、加速计、陀螺仪或与外部环境连接的任何其他器件。在一个实施例中，第一mems器件104a包括加速计并且第二mems器件104b包括陀螺仪，它们一起形成用于运动激活的用户界面或用于汽车碰撞检测系统的运动传感器。

在一些实施例中，覆盖衬底106和器件衬底102通过接合焊盘208接合在一起。在一些实施例中，接合焊盘208包括金属或金属合金(以下称为“金属”)，并且该接合是共晶型接合。

在一些实施例中，共晶接合包括半导体材料和金属材料之间的半导体至金属接合。在一些实施例中，半导体材料包括ge、si、sige或另一半导体材料中的至少一种。在一些实施例中，金属材料包括al、cu、ti、ta、au、ni、sn或另一金属中的至少一种。在一些实施例中，共晶接合包括两种金属材料之间的金属至金属接合，金属材料中的每种包括al、cu、ti、ta、au、ni、sn或另一金属中的至少一种。在退火工艺中将要接合的材料彼此相互挤压以形成材料的共晶相。例如，在从400℃至450℃的范围内的退火温度处形成ge和al之间的共晶接合。

在一些实施例中，覆盖衬底106额外地包括具有侧壁210s和下表面210l的硅柱210。硅柱210与密封结构112横向地间隔开并且与第一凹进区108和第二凹进区110横向地间隔开。硅柱210可以是重掺杂的硅，这导致硅柱210相对于纯硅是导电的。

在一些实施例中，硅柱210通过绝缘结构212与覆盖衬底106电隔离。在一些实施例中，绝缘结构212包括与硅柱210的侧壁210s直接接触的第一介电层214、设置在第一介电层214上方并且与硅柱210的下表面210l直接接触的多晶硅衬垫216，以及设置在多晶硅衬垫216上方并且与覆盖衬底106直接接触的第二介电层218。多晶硅衬垫216提供的导电路径与由硅柱210提供的导电路径并联。在一些实施例中，介电层包括例如氧化硅、碳化硅、氮化硅、sro、一些其他电介质或上述的任何组合。在一些实施例中，通过在隔离沟槽的相对表面上生长氧化层来同时形成介电层，留下沟槽的中心保持打开，以用于沉积多晶硅层。

在一些实施例中，在多晶硅衬垫216的下表面上且直接在硅柱210的下表面210l下方设置接合焊盘208。在一些实施例中，接合焊盘208配置为将硅柱210电连接至mems衬底206，同时实现与mems衬底206的结合并限定第二腔体c2的密封边界。因此，覆盖衬底106至器件衬底102的接合建立了从器件衬底102通过硅柱210至覆盖结构106的上表面106s的电连接，并且物理上限定了第二腔体c2的密封边界。

图3a-图3d示出根据一些实施例的mems封装件的密封结构112的部分的截面图。密封结构112包括衬里结构116，其中，衬里结构116具有在通风孔114和覆盖衬底106之间产生流体扩散阻挡的效果。衬里结构116可以包括一个或多个层，其中，至少一个层直接设置在形成于覆盖衬底106内的通风沟槽120的侧壁上，以及位于衬里结构116的内表面处的限定通风孔114的开口。如图3a所示，衬里结构116可以包括设置在通风沟槽120的侧壁上的单层材料以在通风孔和覆盖衬底之间提供气体扩散阻挡。在一些实施例中，单层可以是或另外地包括例如氮化硅、氧化硅、氮氧化硅或一些其他电介质。此外，可以例如通过共形沉积工艺形成，和/或可以例如通过cvd、pvd或一些其他沉积工艺形成单层。

如图3b所示，在一些实施例中，衬里结构116可以包括多个层，其中，该多个层包括金属层、导电层和介电层。在一些实施例中，在通风沟槽120的侧壁上直接设置介电层224。在一些实施例中，在介电层224上方设置导电层222。在一些实施例中，金属层220设置在导电层222上方并增强衬里结构116的密封性能。在一些实施例中，金属层220是接合层并且额外地设置在位于覆盖衬底106和器件衬底102之间的选定的接合表面上。在一些实施例中，金属层220实现覆盖衬底106和器件衬底102之间的共晶接合。在一些实施例中，金属层220包括al、cu、ti、ta、au、ni、sn或另一金属中的至少一种，并且是设置在覆盖衬底的额外的选定表面上的共形层。

在一些实施例中，导电层222可以包括多晶硅或类似的材料。在一些实施例中，介电层224可以包括金属氧化物和诸如，例如氧化硅、碳化硅、氮化硅、sro的化合物、一些其他电介质或上述的任何组合。在一些实施例中，导电层222和介电层224具有与多晶硅衬垫216以及围绕硅柱210的第一介电层214和第二介电层218相同的材料，并与多晶硅衬垫216以及围绕硅柱210的第一介电层214和第二介电层218同时形成。

如图3c所示，在一些实施例中，帽118和衬里结构116之间的界面可以包括成角度或曲线形貌。在制造期间，执行特定的处理步骤以去除金属层、导电层或介电层的可能覆盖通风孔114的顶部的不期望的沉积物。去除这些不期望的沉积物可能侵蚀这些层的上表面，导致成角度或曲面形貌。如图所示，角度θ近似描述衬里结构和帽之间的成角度的界面。由于帽118可以通过沉积工艺形成，所以帽118将与衬里结构的成角度或曲线的表面共形。在一些实施例中，角度θ可以在约15度和约90度之间。

如图3a-图3c所示，在一些实施例中，帽118可以单独地实现通风孔114的上部的密封。在一些实施例中，如图3d所示，可以包括例如钝化层、阻挡层或金属层的一个或多个额外的层226可以位于帽118上方以实现第二腔体c2的改进的密封，或用于其他目的。在一些实施例中，额外的层226可以包括与用于金属层、导电层和介电层的相同或不同的材料。用于额外的层226的金属的使用改进了气密密封的可靠性并且有助于实现稳定且更高水平的气密密封。这是因为金属材料具有比其他有机/无机材料更好的渗透性能(约小于10^-14g/cm×托)。例如，有机聚合物的渗透性在约10^-8至10^-12g/cm×托的范围内。

回到图2，第二腔体c2包括通风孔114。通风孔114垂直地延伸穿过覆盖衬底106，以允许第二腔体c2在处理期间与周围环境交换气体。通风孔114允许在第二腔体c2内包括第二气压p2，并且相对于包括在第一腔体c1内的第一气压p1可以被独立地调节。一旦完成气体交换，可以将帽118布置在通风孔114内以气密地密封第二腔体c2。

通风孔114的侧壁可以是垂直的或倾斜的。在一些实施例中，通风孔114配置为在覆盖衬底的下表面处并且沿着通风孔的侧壁打开，并且在覆盖衬底的上表面处通过帽118进行密封。在一些实施例中，通风孔114具有在约0.3至约3μm的范围内的宽度。在一些实施例中，通过设置在覆盖衬底的下表面和器件衬底102的上表面之间的横向沟道实现通风孔114与腔体c2之间的流体连通。在一些实施例中，mems衬底206的上表面用作器件衬底的上表面。

在一些实施例中，第一腔体c1通过接合焊盘208(其可以配置为接合环)进行气密地密封，并且利用第一气压p1处的第一气体进行填充，该填充利用接合工艺原位完成。在一些实施例中，第一气压p1是大气压力。在一些实施例中，通过相同的接合工艺气密地密封第二腔体c2。在后续的处理步骤中，打开通风孔114，以将压力p1处的第一气体与第二气压p2处的第二气体进行交换，其中，第二气压p2不同于第一气压p1。然后，安装帽118以气密地密封包括第二气压p2的第二腔体c2。在一些实施例中，帽118配置为跨越并密封通风孔并且位于覆盖衬底的上表面处。在一些实施例中，与大气压力相比，第二气压p2是真空的。

通过独立地控制第一腔体c1和第二腔体c2内的压力，可以提高mems封装件200的性能。例如，可以通过独立地控制与每个器件相关联的压力来增加具有第一mems器件104a(包括加速计)和第二mems装器件104b(包括陀螺仪)的运动传感器的性能。通常将陀螺仪封装在真空中以获得最佳性能，而通常以预定的压力(例如1个大气压)封装加速计以产生平滑的频率响应。独立地调节第一腔体和第二腔体中的气压的能力优化了第一mems器件104a和第二mems器件104b(即，加速计和陀螺仪)的功能。

再次参考图2，利用密封结构和硅柱描述的mems封装件可以用于晶圆级芯片尺寸封装(wlcsp)技术(例如，在晶圆级而不是在切割之后封装集成芯片)，以降低制造成本并实现较小的衬底尺寸。如上所述，器件衬底包括互连层以提供至半导体衬底202内的半导体器件的输入/输出(i/o)连接点的电路由(例如，横向路由)。通过提供从mems衬底至覆盖衬底106的顶面的导电路径，硅柱使得能够通过wlcsp技术来制造mems封装件200。这是因为低电阻硅柱允许mems衬底和外部电路之间的电连接而无需额外的封装操作。例如，在切割器件衬底102之前，硅柱允许在覆盖衬底106的上表面上(例如，在硅柱210的顶部上)形成外部连接(例如，引线接合或倒装芯片焊料球)。可以在硅柱的顶部上布置焊料球(未示出)以在硅柱和外部电路(例如，系统级印刷电路板(pcb))之间提供连接点，可以在芯片切割之后将覆盖衬底106安装至外部电路。

因此，本发明通过利用wlcsp技术解决了与有效地制造较小的占有面积的mems器件相关联的基本问题。特别地，该解决方案允许在晶圆级集成多腔mems器件，同时提供在不同的mems腔体中的独立的压力调节，从而优化每个mems器件的单独性能。

参考图4-图21，本文公开的一系列截面图400-1200示出用于制造晶圆至晶圆接合的mems器件的方法的一些实施例。虽然结合制造方法来描述图4-图21，但是应当理解，在图4-图21中公开的结构不限制于该方法，相反，可以代表独立于该方法的结构。类似地，虽然关于图4-图21描述了该方法，但是应当理解，该方法不限制于图4-图21中公开的结构，而是可以单独地独立于图4至图21中公开的结构。

图4示出截面图400的一些实施例，其中，该截面图示出设置在覆盖衬底106的上表面106s上的硬掩模404的形成。介电材料(例如氮化硅、氧化硅、碳化硅或它们的组合)位于衬底的上表面106s上，并且然后使用掩模402选择性地图案化介电材料以形成所示的硬掩模404。留下硬掩模404的介电材料的图案化涉及光刻和蚀刻。在一些实施例中，介电材料的沉积涉及化学汽相沉积(cvd)、溅射或其他适当的沉积工艺

图5示出截面图500的一些实施例，该截面图示出在覆盖衬底106内形成隔离沟槽502和通风沟槽120。已经通过覆盖衬底106的上表面106s的光刻和蚀刻来形成隔离沟槽502和通风沟槽120。隔离沟槽502与设置在沟槽之间的硅柱210横向地间隔开。在一些实施例中，首先在上表面106s上方形成光刻胶(pr)掩模504。在一些实施例中，执行垂直蚀刻工艺以同时产生隔离沟槽502并且还形成通风沟槽120。在一些实施例中，通风沟槽120的宽度w1比隔离沟槽502的宽度w2更宽，从而为将形成在通风沟槽120内的密封结构112提供额外的间隔(例如，参见图17)，并仍为通风孔114留下足够的开口。在一些实施例中，第一蚀刻工艺可以形成隔离沟槽502，而单独的第二蚀刻可以形成通风沟槽120，以便在形成隔离沟槽502期间防止通风沟槽120的污染。在一些实施例中，通过定时蚀刻工艺来控制隔离沟槽502和通风沟槽120的深度，其中，在设定的时间段之后终止该工艺表示已经实现沟槽的期望深度。在形成沟槽之后，剥去pr504掩模。

图6示出截面图600的一些实施例，该截面图示出在覆盖衬底106的上表面106s和下表面106l上并且沿着隔离沟槽502和通风沟槽120的内壁形成氧化层602。在一些实施例中，通过在炉环境中热氧化覆盖衬底来形成氧化层。覆盖衬底的由硬掩模404覆盖的区域上不形成氧化层。

图7示出截面图700的一些实施例，该截面图示出从覆盖衬底106的上表面106s去除硬掩模404。在图7中，已经去除硬掩模404，露出下面的覆盖衬底的106的未氧化的上表面106s。在各个实施例中，通过反应离子蚀刻(rie)工艺或选择性蚀刻来去除沉积的sin区。

图8示出截面图800的一些实施例，该截面图示出在覆盖衬底106的上表面106s上方和下表面106l上方形成多晶硅层802。多晶硅层802的形成填充隔离沟槽502并且衬里通风沟槽120的侧壁，但是不封闭通风沟槽120。还在多晶硅柱210的表面210l上方直接形成多晶硅层802。以这种方式，在表面210l处在多晶硅层802和硅柱210之间建立电连接。在一些实施例中，可以在定时条件下进行多晶硅沉积，从而使得充分地生长沉积厚度以填充隔离沟槽502，但是不会生长到足够的厚度以填充较宽的通风沟槽120。在各个实施例中，通过cvd(例如，低压cvd(lpcvd)或等离子体增强cvd(pecvd))、物理汽相沉积(pvd)或其他适当的工艺来形成多晶硅。硅柱210的表面210l上的多晶硅沉积在两者之间不存在氧化物层的情况下将多晶硅与硅柱210电连接。

图9示出截面图900的一些实施例，该截面图900示出在多晶硅层802上方形成金属层902。在一些实施例中，可以通过溅射或实现所沉积金属的期望的厚度控制的其他适当的工艺来沉积金属层902。金属层902沉积在填充的隔离沟槽之上的多晶硅层802上，并且沉积在衬里通风沟槽120的侧壁但不封闭沿着通风沟槽120的侧壁的开口的多晶硅层802上。在一些实施例中，金属沉积以两步工艺进行，第一步是限制沉积金属的厚度的时间控制工艺，从而使得开口保持在通风沟槽120内，从而限定通风孔114。在第二金属沉积步骤中，以更快的速率沉积金属层，从而使沉积的金属在通风孔114的顶部上方形成金属悬置部904，并且实现通风孔114的密封。第二金属沉积步骤的较快沉积速率和环境条件导致金属横跨通风孔114顶部处的开口，而不通过在通风孔114的侧壁上的沉积来填充通风孔114。在一些实施例中，相同的金属用于第一沉积步骤和第二沉积步骤，其中，改变沉积工艺条件以实现较高或较低的金属厚度生长率。

图10示出截面图1000的一些实施例，其中，该截面图示出金属层902和多晶硅层802的图案化和蚀刻。然后使用掩模1004对金属层902和多晶硅层802进行图案化，并且通过光刻和蚀刻进行蚀刻以形成多晶硅支座1002。多晶硅支座1002在覆盖衬底106的上表面106s之上延伸。多晶硅支座1002形成在硅柱210上方，并且提供至硅柱210的导电路径。已经类似地图案化金属层902，从而使得接合焊盘208布置在多晶硅支座1002上方并且配置为在覆盖衬底106和后续接合的器件衬底102之间形成共晶接合的部分。同样在图10中，选择性去除金属层902和多晶硅层802的部分的蚀刻工艺也在覆盖衬底106中的未被光刻胶掩模或先前形成的氧化层602屏蔽的位置1006中进行蚀刻，并且开始形成第一凹进区108和第二凹进区110。

图11示出截面图1100的一些实施例，其中，该截面图1100示出形成第一凹进区108和第二凹进区110。已经使用掩模1102在覆盖衬底106内将第一凹进区108和第二凹进区110蚀刻至其完全期望的深度。在一些实施例中，可以采用干蚀刻工艺或湿蚀刻工艺来实现第一凹进区108和第二凹进区110的期望深度。在一些实施例中，第一凹进区108和第二凹进区110的蚀刻可以在单个时间限制的工艺步骤中完成，以实现将为大致相同深度的凹进区的期望深度，并且在选择性地蚀刻掉金属层902和多晶硅层802的同时实现该工艺。在一些实施例中，可以在蚀刻掉金属层902和多晶硅层802之后的单独的步骤中完成蚀刻。在第一单独步骤中，可以应用时间限制的蚀刻工艺来实现第一凹进区108和第二凹进区110的大致相等的深度。在可选的第二单独步骤中，可以掩蔽一个凹进区，并且实施额外的蚀刻以实现另一凹进区的较深的深度，导致如图所示的第一凹进区108和第二凹进区110的不同深度。这种多步骤工艺可以唯一地适用于多腔mems器件，其中，通过确定其特定的腔体体积来单独优化该多腔mems器件。

图12示出用于打开通风孔114的工艺的截面图1200的一些实施例。在图12中，首先在覆盖衬底106上方形成硬掩模1202，并将其图案化以暴露直接位于通风沟槽120上方和氧化层602的上表面602s之上的金属悬置部904和多晶硅材料。在一系列的材料选择性蚀刻步骤中，逐渐去除金属悬置部904和多晶硅材料，直到它们的上表面1204s与周围的氧化层602的上表面602s大致平齐或恰好在其下面。一旦在后续的步骤中接合至器件衬底102，则将通过多晶硅支座1002的上表面和氧化层602的上表面602s之间的高度上的偏移量1206打开至第二凹进区110的流体沟道。在后续的材料选择性干刻蚀工艺中，去除硬掩模。

图13示出截面图1300的一些实施例，该截面图示出覆盖衬底106至器件衬底102的接合。在图13中，覆盖衬底106已经围绕水平轴翻转并围绕垂直轴旋转以与器件衬底102对准。器件衬底102可以包括mems衬底206、具有设置在金属间介电(imd)材料内的金属化平面和通孔的互连层204，以及具有有源元件(例如，晶体管)的半导体衬底202。在一些实施例中，mems衬底206包括第一mems器件104a和第二mems器件104b，其中，mems器件设置在水平面中。在一些实施例中，mems衬底206电连接至第一mems器件104a和第二mems器件104b，并且第一mems器件104a和第二mems器件104b电连接至互连层204。互连层204电连接至半导体衬底202内的有源元件1308。以这种方式，第一mems器件104a和第二mems器件104b电连接至半导体衬底202的有源元件。

再次参考图13，通过使用可以包括金属的接合焊盘208，将覆盖衬底106与器件衬底102对准并接合至器件衬底102。第一凹进区108和第二凹进区110与器件衬底102对准，从而使得接合操作限定与第一mems器件104a和第一凹进区108相关联的第一密封腔体c1，以及与第二mems器件104b和第二凹进区110相关联的第二腔体c2。

在一些实施例中，接合焊盘208包括金属，并且覆盖衬底106和器件衬底102之间的接合操作可以包括共晶接合。在一些实施例中，接合操作实现从硅柱210至mems器件的电连接，从而实现至半导体衬底202的有源元件的电连接。

在一些实施例中，共晶接合包括半导体材料和金属材料之间的半导体至金属接合。在一些实施例中，半导体材料包括ge、si、sige或另一半导体材料中的至少一种。在一些实施例中，金属材料包括al、cu、ti、ta、au、ni、sn或另一金属中的至少一种。在一些实施例中，共晶接合包括两种金属材料之间的金属至金属接合，金属材料中的每种包括al、cu、ti、ta、au、ni、sn或另一金属中的至少一种。在一些实施例中，在退火工艺中通过将要接合在一起的材料相互挤压以形成材料的共晶相来形成接合。例如，在从400℃至450℃的范围内的退火温度处形成ge和al之间的共晶接合。

再次参考图13，接合操作相对于第一腔体c1形成第一气密密封1302和第二气密密封1304，并且捕获第一腔体c1内的接合炉的第一气体和第一压力p1。在一些实施例中，第一压力p1可以是大气压力。第二气密密封件1304还用作第二腔体c2的密封边界，并且与第三气密密封1306一起限定第二腔体c2。接合操作类似地捕获第二腔体c2内的相同的气体和压力p1。

气密密封的实例包括与一种或多种接合材料的热压接合、熔融接合和共晶接合。在后续的处理步骤中，可打开与第二腔体c2流体连通的通风孔114以将第二腔体c2中的第一气体交换为第二气体，和/或将第一压力p1交换为第二压力p2。以这种方式，可以针对每个mems器件独立地调节和优化腔体的气体和压力。

在硅柱210下面的接合界面处完成第三气密密封1306。该第三气密密封1306用于将硅柱210通过多晶硅支座1002电连接至mems衬底206，并因此将硅柱210电连接至半导体衬底202的有源元件1308的额外目的。以这种方式，并且硅柱210提供从半导体器件，通过mems器件并且通过第二腔体c2的密封边界至覆盖衬底106的上表面106s的导电路径。

在一些实施例中，相对于覆盖衬底106，硅柱210是掺杂成导电材料的半导体材料，其也可以包括半导体材料。在各个实施例中，覆盖衬底106、硅柱210和器件衬底102包括元素半导体、化合物半导体或合金半导体。元素半导体的实例包括但不限于硅和锗中的一种或多种。化合物半导体的实例包括但不限于碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和锑化铟中的一种或多种。合金半导体的实例包括但不限于sige、gaasp、alinas、algaas、gainas、gainp和gainasp中的一种或多种。

图14示出截面图1400的一些实施例，其中，该截面图示出了在将覆盖衬底106接合至器件衬底102之后，削薄覆盖衬底106。削薄覆盖衬底106以从覆盖衬底106的非接合的表面去除部分厚度。覆盖衬底106的削薄用于去除金属层902和多晶硅层802的积聚在覆盖衬底的前面的下表面上的选定部分，现在是翻转之后的非接合的表面。在一些实施例中，可以去除多晶硅层802之外的额外的厚度，但是不会大到打开通风孔114并且因此将污染物引入通风孔114或第二腔体c2中。在一些实施例中，例如可以通过化学机械平坦化(cmp)工艺来完成覆盖衬底106的削薄。

图15示出截面图1500的一些实施例，其中，该截面图示出将覆盖衬底106进一步削薄厚度1502以实现打开通风孔114的步骤。可以通过例如使用诸如碳氟化合物、氧气、氯气和三氯化硼等活性气体，有时添加氮气、氩气、氦气和其他气体的等离子体的干回蚀刻工艺来完成该削薄工艺。干蚀刻具有减轻在使用湿蚀刻工艺时可能发生的污染物的产生并且可以限制通风孔114或污染第二腔体c2和第二mems器件104b的优势。

在打开通风孔114时，包括在第二空腔c2内的第一气体和第一压力p1与周围环境的第二气体和第二压力p2进行交换。在一些实施例中，可以原位完成气体的交换。例如，通过图4-图14所示的处理步骤，将处理室内的气压维持在第一气压p1处。接着，在如图15所示的打开通风孔114之后，将处理室内的气压p1调节为图15所示的工艺步骤的环境和第二气压p2。允许通过通风孔114在图15的工艺步骤的周围环境与第二腔体c2之间发生气体扩散。一旦气体扩散达到稳态条件，第二腔体c2内的气压等于与第一气压p1不同的第二气压p2。在一些实施例中，第二气压p2相对于大气压力是真空的。

图16示出截面图1600的一些实施例，其中，该截面图示出用帽118密封通风孔114并因此气密地密封第二气压p2处的第二腔体c2的步骤。已经在覆盖衬底106的上表面106ss上方设置覆盖材料1602的共形层。在各个实施例中，覆盖材料包括sin、sion、氧化物、光刻胶(pr)、聚酰亚胺、非晶碳(a-c)、多晶硅、非晶硅(a-si)、金属(例如alcu等)、环氧树脂或其他合适的材料。覆盖材料的适用性由若干因素决定，这些因素包括但不限于用于形成覆盖衬底106的材料和第二腔体c2内的第二气压。对于小于约3托的第二气压，覆盖材料1602可以包括金属膜(例如，通过溅射形成)。对于在约3托至约100托的范围内的第二气压，覆盖材料1602可以包括氧化物、sin、sion或a-c(例如，通过cvd形成)。对于在约100托至约500托范围内的第二气压，覆盖材料1602可以包括多晶硅。对于在约500托至约1000托的范围内的第二气压，覆盖材料1602可以包括pr、聚酰亚胺或环氧树脂(例如，通过uv固化技术形成)

图17示出截面图1700的一些实施例，其中，该截面图示出已经图案化覆盖材料1602(图16所示)以形成帽118。帽118布置在衬里结构116的部分上方并且延伸到通风孔114中并且跨越通风孔114的宽度。在一些实施例中，如图3a和图3b所示，帽118可以跨越金属层220的宽度，或者也可以跨越导电层222的宽度，或者也可以跨越宽度或超过介电层224的宽度。帽118与衬里结构116形成气密密封以密封第二气压p2处的第二腔体c2，其中，第二气压p2不同于第一腔体c1中的第一气压p1。对于一些实施例，通风孔114足够窄，以确保帽118的表面和衬里结构116的表面之间的粘合力以及形成帽118的材料的表面张力，以防止材料“掉落”到通风孔114中并污染第二腔体c2和第二mems器件104b。

图18a示出截面图1800a的一些实施例，其中，该截面图示出在帽118上方形成共形或钝化层1802以增强帽118的密封能力。在一些实施例中，共形或钝化层1802是金属层。在一些实施例中，可以在共形或钝化层1802上方设置绝缘层1804(例如氧化物层)。在一些实施例中，导体1806可以形成在硅柱210上方并与之电接触，并且焊料球1808可以形成在导体上方。以这种方式，焊料球1808提供从mems封装件200外部的点经由硅柱210至mems衬底206以及至半导体衬底202的有源元件1308的电连接。

通过提供从mem衬底206至mems封装件200的外部的导电路径，硅柱210使得能够通过wlcsp技术制造mems封装件200而无需额外的封装操作。因此，本发明通过利用wlcsp技术来解决与制造具有成本效益且较小的占有面积的mems器件相关联的基本问题。特别地，该解决方案允许在晶圆级处集成多腔mems器件，同时在不同的mems腔体中提供独立的压力调节，从而优化每个mems器件的单独性能。

图18b示出额外的实施例，其中，与与第二腔体c2和第二mems器件104b相关联的硅柱210相比，第二硅柱210b可以通过覆盖衬底106制造并且与第一腔体c1和第一mems器件104a相关联。第二硅柱210b可以以与硅柱210相同的方式制造。在一些实施例中，第二硅柱210b可以实现第一腔体c1的密封，并且可以通过mems衬底206电连接至第二有源元件1308b。在形成第二硅柱210b之后，第二导体1806b可以形成在第二硅柱210b上方并与之电接触，并且第二焊料球1808b可以形成在第二导体1806b上方。以这种方式，第二焊料球1808b通过第二硅柱210b提供从mems封装件200外部的点至第二有源元件1308b的电连接。在一些实施例中，可以在形成硅柱210时同时形成第二硅柱210b，并且遵循如图5至18a所示的在本文中教导的方法，并且不重复示出第二硅柱210b。类似地，如图18b所示，图2中所示的实施例可以表征与第一mems器件104a相关联的第二硅柱210b。

图19示出截面图1900的一些实施例，其中，该截面图示出从图8所示的配置开始的制造方法的可选实施例。在图19中，初始金属层沉积工艺与图9中的相同。然而，没有后续的金属层沉积来密封通风孔114的顶部。通过利用金属衬里通风孔的金属层1902的初始沉积的步骤，来完成金属层沉积工艺。通风孔114因此在通风孔的顶部留有开口1904，并且没有跨越通风孔114的顶部的金属悬置部904。

图20示出截面图2000的一些实施例，其中，该截面图示出图案化金属层902和多晶硅层802。已经使用掩模2004对这些层进行图案化并且蚀刻这些层以形成在覆盖衬底106的上表面106s之上延伸的多晶硅支座2002。多晶硅支座2002布置在硅柱210上方并直接接触硅柱210，并且用作与硅柱210并联的导电路径。

对于蚀刻协议，可以采用例如等离子体蚀刻工艺的干蚀刻工艺，因为通风孔不被金属悬置部覆盖，并且可能易受湿蚀刻工艺的污染。已经类似地图案化金属层1902和多晶硅层802，从而使得接合焊盘208从金属层1902保留并布置在多晶硅支座2002之上。接合焊盘208配置为在覆盖衬底106和后续接合的器件衬底102之间形成共晶接合的部分。同样在图20中，选择性地去除金属层和多晶硅层的蚀刻工艺也在覆盖衬底的未被掩模2004或先前形成的氧化层602屏蔽的位置2006中进行蚀刻，并且开始形成第一凹进区108和第二凹进区110。

图21示出截面图2100的一些实施例，其中，该截面图示出至覆盖衬底106的上表面106s内的全深度的第一凹进区108和第二凹进区110的蚀刻。在一些实施例中，可以采用干蚀刻工艺来实现第一凹进区108和第二凹进区110的期望深度，以避免污染通风孔114和第二mems器件104b。在一些实施例中，第一凹进区108和第二凹进区110的蚀刻可以在单个时间限制的工艺步骤中完成，以实现将为大致相同深度的凹进区的期望深度。在一些实施例中，如图20所示，可以在选择性地蚀刻掉金属层1902和多晶硅层802的同时实现该工艺。在一些实施例中，可以在蚀刻掉金属层1902和多晶硅层802之后的单独的步骤中完成蚀刻。在第一单独步骤中，可以应用时间限制的蚀刻工艺来实现第一凹进区108和第二凹进区110的大致相等的深度。在可选的第二单独步骤中，可以掩蔽一个凹进区，并且实施额外的蚀刻以实现另一凹进区的较深的深度，导致如图所示的第一凹进区108和第二凹进区110的不同深度。这种多步骤工艺可以唯一地适用于多腔mems器件，其中，通过确定其特定的腔体体积和/或高度来单独优化该多腔mems器件。在图21所示的配置之后，可以根据图13-图18b所示的方法如前所述地继续处理。

参考图22，提供了图4-图21的方法的一些实施例的流程图2200。

在2202处，形成包括硅衬底和通风沟槽的覆盖衬底。图4-图5示出对应于操作2202的一些实施例的截面图。

在2204处，在通风沟槽内形成密封结构。该密封结构包括衬里通风沟槽的壁的衬里结构。衬里结构在其内表面处是开口，其中，该开口限定了延伸至从覆盖衬底的下表面测量的第一高度的通风孔。图9和图19示出对应于操作2204的一些实施例的截面图。

在2206处，形成第一凹进区和第二凹进区并且与密封结构横向地间隔开。凹进区的最上部延伸至小于第一高度的第二高度。图10-图11和图20-图21示出对应于操作2206的一些实施例的截面图。

在2208处，提供包括第一微机电系统(mems)器件和第二微机电系统器件的器件衬底。在一些实施例中，该器件衬底包括具有设置在水平面内的第一mems器件104a和第二mems器件104b的mems衬底206。图13示出对应于操作2208的一些实施例的截面图。

在2210处，将覆盖衬底接合至器件衬底，从而气密地密封与第一mems器件和第一凹进区相关联的第一腔体，并且限定与第二mems器件和第二凹进区相关联并且与通风孔流体连通的第二腔体。图13-图14示出对应于操作2210的一些实施例的截面图。

在2212处，通过通风孔将第二腔体中的气压调节至第二气压。在一些实施例中，第二腔体的第一气压与周围环境的第二气压交换，其中，第二气压不同于第一气压。图15示出对应于操作2212的一些实施例的截面图。

在2214处，在与第一腔体的第一气压不同的第二气压处气密地密封通风孔。在一些实施例中，通过在覆盖衬底的上表面处的通风孔上方制造帽来实现通风孔的密封。图16-图17示出对应于操作2214的一些实施例的截面图。

虽然图22的流程2200在本文中示出和描述的为一系列的步骤或事件，但是应当理解，所示出的这些步骤或事件的顺序不应解释为限制意义。例如，一些步骤可以以不同顺序发生和/或与除了本文所示和/或所述步骤或事件之外的其他步骤或事件同时发生。此外，在本文中并不是所有示出的步骤是对实施本发明的一个或多个方面是必须的，以及本文示出的步骤中的一个或多个可以在一个或多个单独的步骤和/或阶段中之进行。

鉴于上述内容，本申请的一些实施例提供了一种微机电系统(mems)封装件，其中，该微机电系统(mems)封装件包括器件衬底以及接合至器件衬底的覆盖衬底，其中，该器件衬底包括第一mems器件和第二mems器件。覆盖衬底包括封闭与第一mems器件相关联的第一腔体的第一凹进区和封闭与第二mems器件相关联的第二腔体的第二凹进区。覆盖衬底还包括与第二凹进区横向地间隔开并位于第二腔体内的通风沟槽，以及布置在通风沟槽内的密封结构。密封结构包括限定与第二腔体流体连通的通风孔的衬里结构，以及布置在通风孔内并且配置为密封第二气压处的第二腔体的帽，其中，第二气压不同于第一腔体处的第一气压。

在上述微机电系统(mems)封装件中，其中，所述通风孔从凹进区的最上部之上的高度延伸至所述覆盖衬底的下表面，并且配置为在所述覆盖衬底的上表面处通过所述帽进行密封。

在上述微机电系统(mems)封装件中，其中，所述通风孔从凹进区的最上部之上的高度延伸至所述覆盖衬底的下表面，并且配置为在所述覆盖衬底的上表面处通过所述帽进行密封，其中，所述覆盖衬底配置为在晶圆至晶圆接合工艺中接合至所述器件衬底。

在上述微机电系统(mems)封装件中，其中，所述通风孔从凹进区的最上部之上的高度延伸至所述覆盖衬底的下表面，并且配置为在所述覆盖衬底的上表面处通过所述帽进行密封，其中，所述覆盖衬底配置为在晶圆至晶圆接合工艺中接合至所述器件衬底，其中，所述器件衬底包括微机电系统衬底，电连接至所述微机电系统衬底的互连结构，以及包括半导体器件的半导体衬底，所述半导体器件电连接至所述互连结构，其中，所述覆盖衬底还包括与所述第二微机电系统器件相关联的硅柱，其中，所述硅柱与所述通风沟槽和所述密封结构横向地间隔开并且与所述第二腔体横向地间隔开，其中，所述硅柱通过包括绝缘结构的隔离沟槽与所述覆盖衬底电隔离，其中，所述绝缘结构包括与所述硅柱的侧壁直接接触的第一氧化物层，设置在所述第一氧化物层上方并与所述硅柱的下表面直接接触的多晶硅层，以及与所述多晶硅层和所述隔离沟槽的侧壁直接接触的第二氧化物层。

在上述微机电系统(mems)封装件中，其中，所述通风孔从凹进区的最上部之上的高度延伸至所述覆盖衬底的下表面，并且配置为在所述覆盖衬底的上表面处通过所述帽进行密封，其中，所述覆盖衬底配置为在晶圆至晶圆接合工艺中接合至所述器件衬底，其中，所述衬里结构包括与所述覆盖衬底的侧壁直接接触的氧化物层，设置在所述氧化物层上的多晶硅层以及设置在所述多晶硅层上的金属层，留下位于所述金属层的内表面处的限定所述通风孔的开口。

此外，本申请的其他实施例提供了一种用于制造mems封装件的方法。该方法包括在覆盖衬底内形成包括通风沟槽的覆盖衬底。在通风沟槽内形成密封结构。密封结构包括衬里结构，其中，该衬里结构限定延伸至从覆盖衬底的下表面测量的第一高度的通风孔。第一凹进区和第二凹进区形成为与密封结构横向地间隔开，其中，凹进区的最上部位于小于第一高度的第二高度处。提供包括第一微机电系统(mems)器件和第二微机电系统(mems)器件的器件衬底。将覆盖衬底接合至器件衬底，从而气密地密封与第一mems器件和第一凹进区相关联的第一气压处的第一腔体，并且限定与第二mems器件和第二凹进区相关联的第二腔体。第二腔体与通风孔流体连通。通过通风孔调节第二腔体中的气压。在与第一腔体的第一气压不同的第二气压处气密地密封通风孔。

在上述方法中，其中，在晶圆至晶圆接合工艺中完成所述覆盖衬底至所述器件衬底的接合。

在上述方法中，其中，在晶圆至晶圆接合工艺中完成所述覆盖衬底至所述器件衬底的接合，其中，所述第二腔体中的气压的调节包括：将所述覆盖衬底从上表面削薄至所述第二高度之上的高度并打开所述通风孔；以及将所述第二腔体的所述第一气压与周围环境的所述第二气压交换，其中，所述第二气压不同于所述第一气压。

在上述方法中，其中，在晶圆至晶圆接合工艺中完成所述覆盖衬底至所述器件衬底的接合，其中，形成所述衬里结构包括：在所述通风沟槽的侧壁上形成氧化物层；在所述氧化物层上方形成多晶硅层；以及在所述多晶硅层上方形成金属层，在所述金属层的内表面处留下开口，其中，所述开口限定延伸至所述通风沟槽的上表面的所述通风孔。

在上述方法中，其中，在晶圆至晶圆接合工艺中完成所述覆盖衬底至所述器件衬底的接合，其中，形成所述衬里结构包括：在所述通风沟槽的侧壁上形成氧化物层；在所述氧化物层上方形成多晶硅层；以及在所述多晶硅层上方形成金属层，在所述金属层的内表面处留下开口，其中，所述开口限定延伸至所述通风沟槽的上表面的所述通风孔，其中，所述金属层的形成包括：在所述多晶硅层上方形成第一金属涂层；以及在所述第一金属涂层上方形成第二金属涂层，从而形成金属悬置部，并且在所述通风沟槽的上表面下面的点处气密地密封所述通风孔。

在上述方法中，其中，形成所述覆盖衬底还包括：形成与所述凹进区和所述密封结构横向地间隔开的硅柱，包括：在所述覆盖衬底内形成横向地间隔开的隔离沟槽，其中，所述隔离沟槽通过硅区分离并且延伸至与所述通风沟槽的高度相同的高度；以及在所述隔离沟槽内形成绝缘结构，所述绝缘结构包括：氧化物层，选择性地衬里所述隔离沟槽的侧壁但不衬里所述硅柱的下表面，以及多晶硅层，设置在所述氧化物层上方并与所述硅柱的下表面直接接触。

此外，本申请的其他实施例提供了一种用于制造mems封装件的方法。该方法包括提供器件衬底，其中，该器件衬底包括第一微机电系统(mems)器件和第二微机电系统(mems)器件。覆盖衬底形成为包括通风沟槽。在通风沟槽内形成密封结构，其中，该密封结构限定延伸穿过覆盖衬底的通风孔。在覆盖衬底内形成第一凹槽和第二凹槽，凹槽与通风沟槽横向地间隔开，并且分别从覆盖衬底的下表面延伸至覆盖衬底内的第一高度和第二高度。将器件衬底接合至覆盖衬底，以气密地密封与第一mems器件和第一凹槽相关联的第一腔体，并且限定与第二mems器件和第二凹槽相关联的第二腔体。第二腔体与通风孔流体连通。将第二腔体的气压调节至第二气压，并且在与第一腔体的第一气压不同的第二气压处气密地密封通风孔。

上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

完整全部详细技术资料下载

当前第1页1 2

该技术已申请专利。仅供学习研究，如用于商业用途，请联系技术所有人。
技术研发人员：李毅家;林志旻;周正三;陈相甫;戴文川;沈靖凯;吴华书;胡凡
技术所有人：台湾积体电路制造股份有限公司
我是此专利的发明人