元件被上拉或下拉至与电介质材料接触，以向RF电极提供稳定的最小或最大电容。这样，从可移动元件到RF电极(位于可移动元件之下的)RF电极的电容能够从当被拉至底部(见图2)时的高电容C变化到当被拉至顶部时的低电容Cs小(见图3)。施加到PD电极的电压(V^gs)和施加到顶部电极的电压(Vi5部)通常由波形控制器控制(见图4)，以确保DVC器件的长寿命的稳定性能。可移动元件通常是DC接地的。
[0035]如图1-3所示，MEMS DVC器件可以包括布置在空腔中的可移动板。可移动板耦合到地并且在图如I所示的独立状态到图2所示的C駄状态和图3所示的C最小状态之间移动。可以向一个或更多个吸合或下拉电极施加电压，以将板吸合至接近RF电极附近。电极被电介质材料覆盖。可以在吸合电极对面布置上拉或拉离(pull off)电极。
[0036]图5A示出了MEMSDVC器件对施加到PD电极的控制电压的典型响应。起初，该器件处于如图1的独立(free-standing)状态，并且具有电容C独i。随着底部控制电极上的电压斜升，电容随着可移动板缓慢移动至更接近RF电极而缓慢增大，直至在电压Vpi(吸合电压)下到达咬接点Pl。在该点处，该器件(即可移动板)快速咬接，并且电容达到其最大值Ctfc3由于MEMS元件和PD电极之间的间隙现在小得多，因此静电力已经增大并且电压不得不减小到Vrl(释放电压)，以便使MEMS器件在点p2处从底部释放。当MEMS元件与布置在RF电极上的电介质材料接触时，MEMS器件的电容处于最大值。
[0037]图5B示出了MEMSDVC器件对施加到PU电极的控制电压的典型响应。起初，该器件处于如图1的独立状态，并且具有电容C独i。随着顶部控制电极上的电压斜升，电容随着可移动板缓慢移动远离RF电极而缓慢减小，直至在电压Vpu (上拉电压)下到达咬接点p3。在该点处，该器件(即可移动板)快速咬接，并且电容达到其最小值C最小。由于MEMS元件和PU电极之间的间隙现在小得多，因此静电力已经增大并且电压不得不减小到Vrlu(释放电压)，以便使MEMS器件在点p4处从顶部释放。当MEMS元件与布置在电极上的电介质材料接触时，MEMS器件的电容处于最小值。
[0038]Vp1、Vpu、Vrl和Vrlu是MEMS DVC器件的重要参数。如果吸合电压Vpi或Vpu太高，则波形控制器可能无法将MEMS器件紧密地拉至接触，这能够影响可获得的Cs小(向上激励)或C最大(向下激励)。如果释放电压Vrl或Vrlu太低，则这可能表示妨碍器件正确工作的静摩擦力。而且，如果来自底部的释放电压Vrl太低，则这会在存在RF信号时妨碍器件从RF电极释放。
[0039]Vp1、Vpu、Vrl和Vrlu都取决于材料参数(杨氏模数)以及几何尺寸参数，例如各个层的层厚度和CD控制。因此，在制造时，MEMS器件会在这些电压中呈现一定分布。为了筛选出满足所有所需产品规格的功能器件，关键的是在每个器件上测试Vp1、Vpu、Vrl和本文中讨论的，能够使用机内测试方法来促进测试。
[0040]机内测试方法被称为“迟滞测试”。迟滞，是因为吸合和释放电压是不同的，或者如图5A和5B所示，吸合和释放曲线不重叠。对于可靠的部件(MEMS DVC)，Vp1、Vpu、Vrl和Vrlu被设计为在一定范围内。否则，它们能够导致如以上段落所论述的不良性能。不同于Cgi:和C最小，Vp1、Vpu、Vrl和Vrlu不是产品规格，即它们不列在产品规格表上，但是它们是用于评估部件的可靠性或鲁棒性的最好标准。由于工艺变化，晶圆上的一些部件或者整批中的一些部件可能落在所述范围之外，如果逃脱了筛选，能够导致现场故障。因此，迟滞测试允许从良好部件中筛选出不好的部件。
[0041]用于在静电MEMS器件上进行迟滞测试的常规方法是进行CV(电容-电压)扫描(swe印)。常规的CV扫描能够使用CV计来进行，所述CV计使用DC源和AC源的组合以提供DC偏压和AC信号。由AC伏特表和AC安培表的组合来进行该测量。图6示出了在两个端子的静电MEMS器件上进行测试的基本测试配置。
[0042 ]由下列公式给出MEMS器件电容，其中f是AC电压源的频率:
[0043]Cmems= iac/23if* Vac
[0044]如图1所示的三个或更多个端子的静电MEMS器件不允许使用相同的直接CV测试。MEMS器件上的偏压电极提供激励偏压并且与电容器电极不同。通过使用如图1所示的相同配置，在该配置上进行CV扫描，但是如图7所示，还包括DC源V慨。以与图6中的DC源相同的方式使用DC源。
[0045]半导体芯片能够包括一个或更多个MEMS换能器和单片集成CMOS控制和电源管理电路。这允许图7中的V慨电源产生于半导体芯片内部而不是外部电源中。这在图8A和8B中被示出为多个MEMS换能器，其每个具有用于电源管理的单独开关。图8A中，电源管理和MEMS元件都被布置在共同的半导体芯片上。图SB中，MEMS元件被布置在半导体芯片I上，而电源管理被布置在半导体芯片2上。V?i电压在集成的电源管理电路中产生，并且通过开关S2传递到MEMS换能器。如图8Α和SB所示，通过电源管理来控制针对MEMS换能器的激励电压通过电源管理来控制，其中输出电压的水平由数字控制位C〈0: n>控制。能够通过将电源管理电路中的数字控制位改变到期望的激励电压来进行迟滞扫描。图7中的外部电源版本和图8A和SB中的内部DFT模式之间的主要差异在于:数字控制位将值保持在离散数量的固定水平(η)处，而不是能够由外部版本进行的连续扫描。
[0046]能够允许离散水平的输出电压的电源管理电路的一个代表为具有调节器的电荷栗。在图9中的简单情况下，由比较器的输出来选通(gated)电荷栗时钟。电荷栗的输出电压由梯形电阻进行划分，并且与带隙参考电压进行比较。如果在梯形电阻处的参考电压低于带隙参考电压的值，那么电荷栗的时钟开启。该条件会允许拨动(toggle)电荷栗时钟，并且如果电荷的生成大于输出负载电流，那么电荷栗电压会增大。如果在梯形电阻处的参考电压高于带隙参考电压的值，那么电荷栗的时钟关闭。如图9所示，通过切换梯形电阻中的离散电阻器来产生对电压水平的编程，从而有效地改变比较节点上的电压以产生较高或较低的输出电压设定点。如此，通过地址位C〈0:n>对输出电压值进行编程。
[0047]如图9所示，如由以下公式示出的，对于c〈0>的编程，V麵)的值会被编程为与Vf職电压相比的电阻器比:
[0048]Yrn= ((Rs+RO) /RO)
[0049]使用c〈l>编程的V激励的值为:
[0050]V漏=((RS+R0+R1)/(R0+R1) )*V?
[0051]使用c〈n>编程的V激励的值为:
[0052]V漏=((Rs+R0+RI+R2 …+Rn)/(RO+RI+R2 …+Rn))*V職
[0053]对于使用该DFT方法的离散迟滞曲线，测试方法在于使用C地址位的电压编程、针对稳定的等待时间和电容的测量选通。
[0054]测试在图10所示的硬件配置中实施。使用针对调节器的地址位将被测试器件(或者DUT)预设为向MEMS输出低于Vpi的电压水平。在DUT加电之后，在测试顺序上在由CV计在时间Ts时测量电容水平之前，实施针对电压和MEMS稳定的等待时间(或者Tw) ο在测量了电容之后，将地址位增加到下一电压水平，并且使用相同的时序进行测量。一旦检测到VpiJlJ将地址位递减，并且进行测量直到电容表检测到Vrl为止。通过利用这种测试顺序和内部DFT，能够通过如图10所示的使电压水平的离散化来表示连续的迟滞曲线。
[0055]图1lA和IlB