专利名称：具有对称电路布局的电压比较器电路的制作方法
技术领域：
本发明涉及一种电压比较器电路，并且具体地说，涉及一种适于高速差动信号接口的电压比较器电路。
背景技术：
差动信号传送是一种公知的用于获得高速信号接口的方法。例如，RSDSTM(缩减摆幅差动信号传送)和迷你LVDSTM(低压差动信号传送)将要被标准化为LCD(液晶显示器)装置内的LCD驱动器与定时控制器之间的接口连接方案。
用于差动信号传送的接收机电路通常将电压比较器电路与差动输入结合在一起。由差动信号接收机接收到的差动信号的频率通常在RSDSTM情况下为大约85MHz，并且在迷你LVDSTM情况下大约为200MHz。差动信号的差模信号分量的幅度大约为±50mV，并且共模信号分量的幅度范围从0.3V到VDD-0.5V，其中VDD是电源电压。接收机电路内的电压比较器电路必须满足上述规格。然而，利用目前发布的电路配置，难以同时满足共模信号分量和工作速度的规格。
适于差动信号的电压比较器电路通常基于差动放大器布局。图1是图示了日本早期公开专利申请(JP-A-Heisei，03-62712)中所公开的差动放大器电路的结构的电路图。传统的差动放大器电路具有第一和第二差动晶体管对DF11和DF12、第一至第五电流镜电路CM11至CM15、以及第一和第二恒流源I11和I12。
第一差动晶体管对DF11由第一和第二P沟道MOS晶体管MP11和MP12组成。相应地，第二差动晶体管对DF12由第一和第二N沟道MOS晶体管MN11和MN12组成。
第一电流镜电路CM11的输入端连接到第一P沟道MOS晶体管MP11的漏极，公共端连接到接地端(VSS端)，并且输出端连接到第五电流镜电路CM15的输入端。另一方面，第二电流镜电路CM12的输入端连接到第二P沟道MOS晶体管MP12的漏极，公共端连接到VSS端，并且输出端连接到差动放大器电路的输出端OUT。
第三电流镜电路CM13的输入端连接到第一N沟道MOS晶体管MN11的漏极，公共端连接到电源端(VDD端)，并且输出端连接到第二P沟道MOS晶体管MP12并且还连接到第二电流镜电路CM12的输入端。第四电流镜电路CM14的输入端连接到第二N沟道MOS晶体管MN12的漏极，公共端连接到VDD端，并且输出端连接到第一电流镜电路CM11的输入端并且还连接到第一P沟道MOS晶体管MP11的漏极。最后，第五电流镜电路CM15的输入端连接到第一电流镜电路CM11的输出端，公共端连接到VDD端，并且输出端连接到第二电流镜电路CM12的输出端并且还连接到差动放大器电路的输出端OUT。
第一恒流源I11连接在VDD端与第一和第二P沟道MOS晶体管MP11和MP12共同连接的源极之间。第二恒流源I12连接在VSS端与第一和第二N沟道MOS晶体管MN11和MN12共同连接的源极之间。
第一P沟道MOS晶体管MP11和第一N沟道MOS晶体管MN11的栅极共同连接到差动放大器电路的反相输入端In-。相应地，第二P沟道MOS晶体管MP12和第二N沟道MOS晶体管MN12的栅极共同连接到非反相输入端In+。
下面给出图1所示的传统差动放大器电路的操作分析。
首先，参考图2和3描述差动晶体管对的基本操作。图2示出了差动晶体管对的基本电路配置，并且图3示出了差动晶体管对的输入-输出特性。所研究的差动晶体管对由源极共同连接的N沟道MOS晶体管MN21和MN22组成。用于提供电流Iss的恒流源ISS连接在共同连接的源极与VSS端之间。当分别向N沟道MOS晶体管MN21和MN22提供一组DC电压Vi1和Vi2时，下列公式(1)成立Vi1-VGS1+VGS2-Vi2＝0 …(1)其中，VGS1和VGS2分别是N沟道MOS晶体管MN21和MN22的栅源电压。
另外，栅源电压VGS1和VGS2由下列公式表示
β=WLμC0---(2)]]>VGS12Id1β+VT---(3)]]>VGS2=2Id2β+VT---(4)]]>其中，Id1和Id2分别是通过MOS晶体管MN21和MN22的漏极电流，并且W和L分别是N沟道MOS晶体管MN21和MN22的栅极宽度和长度；μ是迁移率，并且C0是每单位面积的栅极氧化膜电容；最后，VT是N沟道MOS晶体管MN21和MN22的阈值电压。
根据公式(1)至(4)，输入电压Vi1和Vi2之间的最小电压差ΔVid(此时，来自恒流源ISS的全部偏置电流Iss只流过N沟道MOS晶体管MN21)由如下公式(5)表示ΔVid=Vi1-Vi2(2ISSβ+VT)-VT=2ISSβ---(5)]]>下面，将公共栅源电压VGSO定义为Vi1＝Vi2时N沟道MOS晶体管MN21和MN22的栅源电压。因为通过N沟道MOS晶体管MN21和MN22的漏极电流Id1和Id2每个都等于偏置电流Iss的一半，所以公共栅源电压VGSO由如下公式(6)表示VGS0=ISSβ+VT---(6)]]>根据公式(5)和(6)，差动晶体管对适当工作的最小电压差ΔVid表示如下ΔVid=2(VGS0-VT)---(7)]]>公式(7)表示在差动晶体管对内偏置电流只流过一个MOS晶体管的情况。
这样，当输入电压差等于或大于公式(7)所定义的值时，在差动晶体管对内，偏置电流只流过一个晶体管，而不流过另一晶体管。这种操作是比较器操作的基本原理。差动晶体管对表现出图3所示的输入-输出特性；水平轴代表输入电压Vi1和Vi2之间的电压差，并且垂直轴代表通过N沟道MOS晶体管MN21和MN22的漏极电流。
应该注意，取决于与差动晶体管对相连接的下一电路级的配置，当电压差等于或低于公式(7)所定义的值时，足以获得比较器操作；这是因为差动晶体管对具有足够的增益。
接着，下面分析图1中的传统差动放大器电路。图1所示的电路响应于输入电压电平，以工作于三种操作模式中的选中一种(1)第一和第二差动晶体管对DF11和DF12都激活的操作模式；(2)只有第一差动晶体管对DF11激活的操作模式；以及(3)只有第二差动晶体管对DF12激活的操作模式。
(1)第一和第二差动晶体管对DF11和DF12都激活时的情形当满足如下公式所定义的条件时，第一和第二差动晶体管对DF11和DF12都激活VDD-(VGS(MP)+VDS(sat)(I11))＞Vin＞VGS(MN)+VDS(sat)(I12)…(8)其中，Vin是分别提供给反相和非反相输入端In-和In+的输入电压Vin-和Vin+中任意一个；VGS(MP)是P沟道MOS晶体管MP11或MP12的栅源电压，并且VGS(MN)是N沟道MOS晶体管MN11或MN12的栅源电压；VDS(sat)(I11)是在电流源I11内的P沟道MOS晶体管(未示出)饱和时的漏源电压；并且VDS(sat)(I12)是在电流源I12内的N沟道MOS晶体管(未示出)饱和时的漏源电压。应该注意，MOS晶体管饱和时的漏源电压刚刚足以让MOS晶体管工作于五极管(pentode)区域。
(1-a)Vin-＞Vin+时的操作首先，描述输入电压Vin-高于输入电压Vin+并且输入电压Vin-和Vin+之间差大于公式(7)所定义的电压ΔVid的情形。应该注意，输入电压Vin-和Vin+被分别定义为施加于反相输入端In-和非反相输入端In+的电压。在这种情形中，差动放大器电路执行电压比较器操作，于是偏置电流I1只流过差动晶体管对DF11内的P沟道MOS晶体管MP12；通过第一P沟道MOS晶体管MP11的电流为零。相应地，偏置电流I2只流过差动晶体管对DF12内的N沟道MOS晶体管MN11，并且通过N沟道MOS晶体管MN12的电流为零。
在这种情形中，每个电流镜电路如下操作。电流镜电路CM13所产生的输出电流的电平等同于偏置电流I2的电平，因为N沟道MOS晶体管MN11允许偏置电流I2从电流镜电路CM13的输入端流出；应该注意，被称作每个电流镜电路的每个方框上所附加的圆圈代表输入端。第二电流镜电路CM12接收到的输入电流是第二P沟道MOS晶体管MP12的漏极电流I1与第三电流镜电路CM13的输出电流I2加在一起的和。电流镜电路CM12被设计为具有镜像比k；即，电流镜电路CM12产生的输出电流电平是输入到其中的输入电流电平的k倍。因此，电流镜电路CM12的输出电流IO(CM12)由如下公式表示IO(CM12)＝k(I1+I2)…(9)另一方面，电流镜电路CM14的输入电流为零，因为通过N沟道MOS晶体管MN12的电流为零。这导致电流镜电路CM14的输出电流被设置为零。另外，电流镜电路CM11接收的输入电流是电流镜电路CM14的输出电流和P沟道MOS晶体管MP11的漏极电流加在一起的和。电流镜电路CM14的输出电流和P沟道MOS晶体管MP11的漏极电流都是零，因此，电流镜电路CM11的输入电流也是零。因此，电流镜电路CM11的输出电流被设置为零。因为电流镜电路CM11的输出电流为零，所以电流镜电路CM15的输入电流为零，因此电流镜电路CM15的输出电流也是零。
从前面的描述可以理解，由于电流镜电路CM12的操作，差动放大器电路的操作从输出端OUT抽取电流。输出端OUT上的电流电平IOUT由如下公式表示IOUT＝k(I1+I2)…(10)这导致输出端OUT上的电压电平被下拉到低电平(GND)。
(1-b)Vin-＜Vin+时的操作接着，描述输入电压Vin+高于输入电压Vin-并且输入电压Vin+和Vin-之间差等于或大于公式(7)所定义的值的情形。在这种情形中，差动放大器电路执行比较器电路操作，因此偏置电流I1只流过差动晶体管对DF11内的P沟道MOS晶体管MP11，并且通过P沟道MOS晶体管MP12的电流被设置为零。相应地，偏置电流I2只流过差动晶体管对DF12内的N沟道MOS晶体管MN12，并且通过N沟道MOS晶体管MN11的电流被设置为零。
在这种情形中，每个电流镜电路如下操作。电流镜电路CM14所产生的输出电流的电平等同于偏置电流I2的电平，因为N沟道MOS晶体管MN12允许偏置电流I2从电流镜电路CM14的输入端流出。电流镜电路CM11接收到的输入电流是P沟道MOS晶体管MP11的漏极电流I1与电流镜电路CM14的输出电流I2加在一起的和。因此，电流镜电路CM11的输出电流IO(CM11)由如下公式表示IO(CM11)＝I1+I2…(11)电流镜电路CM11的输出与电流镜电路CM15的输入连接在一起，因此电流镜电路CM15的输入电流是(I1+I2)。电流镜电路CM15被设计为具有镜像比k；即，电流镜电路CM15产生的输出电流的电平是输入到其中的输入电流电平的k倍。因此，电流镜电路CM15的输出电流IO(CM15)由如下公式表示IO(CM15)＝k(I1+I2)…(12)另一方面，电流镜电路CM13的输入电流为零，因为N沟道MOS晶体管MN11的漏极电流被设置为零。因此，电流镜电路CM13的输出电流也被设置为零。电流镜电路CM12接收的输入电流是电流镜电路CM13的输出电流和P沟道MOS晶体管MP12的漏极电流加在一起的和。因为这些电流都是零，所以电流镜电路CM12的输入电流是零，并且其输出电流也被设置为零。
根据前面的描述，由于电流镜电路CM15的操作，差动放大器电路进行操作，以从输出端OUT提供电流。输出端OUT上产生的电流IOUT由如下公式表示IOUT＝k(I1+I2)…(13)这导致输出端OUT上的电压电平被上拉到高电平(VDD)。
总之，当第一和第二差动晶体管对DF11和DF12都激活时，响应于反相输入端In-和非反相输入端In+之间的电压电平差，差动放大器电流进行操作，以抽取或提供通过输出端的电流IOUT。输出端OUT上的电流电平由公式(10)和(13)表示。
(2)只有第一差动晶体管对DF11激活时的情形当输入电压Vin-和Vin+满足如下公式所定义的条件时，只有第一差动晶体管对DF11激活0＜Vin＜VGS(MN)+VDS(sat)(I12)…(14)其中，VGS(MN)是N沟道MOS晶体管MN11或MN12的栅源电压，并且VDS(sat)(I12)是在电流源I12内的N沟道MOS晶体管(未示出)饱和时的漏源电压。
在这种输入电压范围中，在恒流源I12内的MOS晶体管两端没有建立足够的漏源电压，因此偏置电流I2被设置为零。结果，差动晶体管对DF12没有激活。
(2-a)Vin-＞Vin+时的操作首先，描述输入电压Vin-高于输入电压Vin+并且输入电压Vin-和Vin+之间差等于大于公式(7)所定义的最小电压差ΔVid的情形。在这些条件下，偏置电流I1只流过差动晶体管对DF11内的P沟道MOS晶体管MP12，因此通过第一P沟道MOS晶体管MP11的电流为零。另外，通过差动晶体管对DF12的偏置电流I2为零。
在这种情形中，每个电流镜电路如下操作没有电流流过电流镜电路CM13和CM14，因为偏置电流I2为零。电流镜电路CM11的输入电流被设置为零，因为电流镜电路CM14的输出电流以及P沟道MOS晶体管MP11的漏极电流为零。因此，电流镜电路CM11的输出电流(与电流镜电路CM15的输入电流相同)也被设置为零。因为电流镜电路CM15的输入电流为零，所以其输出电流也被设置为零。
另一方面，电流镜电路CM12接收差动晶体管对DF11内P沟道MOS晶体管MP12的漏极电流，而电流镜电路CM13的输出电流为零。即，电流镜电路CM12的输入电流与P沟道MOS晶体管MP12的漏极电流I1相同，因此电流镜电路CM12产生的输出电流的电平是该输入电流电平的k倍。因此，由于电流镜电路CM12的操作，差动放大器电路进行操作，以从输出端OUT抽取电流。输出端OUT上的电流电平IOUT等于k·I1，并且输出端OUT上的输出电压被下拉到低电平(GND)。
(2-b)Vin-＜Vin+时的操作接着，描述输入电压Vin+高于输入电压Vin-并且输入电压Vin+和Vin-之间差等于或大于公式(7)所定义的最下电压差的情形。在这些条件下，偏置电流I1只流过差动晶体管对DF11内的P沟道MOS晶体管MP11，并且通过P沟道MOS晶体管MP12的电流为零。另外，差动晶体管对DF12的偏置电流I2为零。
在这种情形中，每个电流镜电路如下操作没有电流流过电流镜电路CM13和CM14，因为差动晶体管对DF12的偏置电流I2为零。因为电流镜电路CM13的输出电流以及P沟道MOS晶体管MP12的漏极电流都是零，所以电流镜电路CM12的输入电流也是零，并且电流镜电路CM12的输出电流被设置为零。
另一方面，电流镜电路CM11接收差动晶体管对DF11内P沟道MOS晶体管MP11的漏极电流，而电流镜电路CM14的输出电流为零。即，电流镜电路CM11的输入电流与P沟道MOS晶体管MP11的漏极电流I1相同，并且电流镜电路CM12产生的输出电流的电平与该输入电流I1的电平相同，该电流被提供给电流镜电路CM15的输入端。
电流镜电路CM15在输入端接收电流镜电路CM11的输出电流，因此产生电流电平是向其输入的输入电流电平k倍的输出电流。由于电流镜电路CM15的操作，差动放大器电路从输出端OUT提供电流。输出端OUT上的电流电平IOUT等于k·I1。这导致输出端OUT上的电压电平被上拉到高电平(VDD)。
总之，差动放大器电路响应于反相输入端In-和非反相输入端In+之间的输入电压差，进行操作，以抽取或提供通过输出端OUT的电流。在两种情形中，输出端OUT上的电流电平都由如下公式表示IOUT＝KI1…(15)(3)只有第二差动晶体管对DF12激活时的情形当输入电压Vin-和Vin+满足如下公式所定义的条件时，只有第二差动晶体管对DF12激活VDD＞Vin＞VDD-(VGS(MP)+VDS(sat(I11)…(16)其中，VGS(MP)是P沟道MOS晶体管MP11或MP12的栅源电压，并且VDS (sat)(I11)是在电流源I11内的P沟道MOS晶体管(未示出)饱和时的漏源电压。
在这种输入电压范围中，在恒流源I12内的MOS晶体管两端没有建立足够的漏源电压，因此偏置电流I2被设置为零。结果，差动晶体管对DF11没有激活。
通过与前面相同的分析，相应地获得输出端OUT上的电流电平，并且无论差动放大器电路操作来抽取还是提供通过输出端的电流，输出端OUT上的电流电平都由如下公式表示IOUT＝KI2…(17)上述分析证明了差动放大器电路的驱动能力直接取决于提供给差动晶体管对的偏置电流；增加驱动能力要求增加偏置电流。另外，输出端上产生的驱动电流用来对与差动放大器电路的输出端OUT相连接的负载电容进行充电或放电。因此，差动放大器电路的操作速度取决于偏置电流。换言之，提高差动放大器电路的操作速度需要增加差动输入端的偏置电流。
接着，在下面分析图1所示的差动放大器电路的功耗。
当输入电压Vin-高于输入电压Vin+并且输入电压Vin-和Vin+之间差等于大于公式(7)所定义的最小电压差ΔVid时，电源VDD向恒流源I11提供电流电平为I1的偏置电流，并且还向电流镜电路CM13的公共端提供电流电平为2·I2的电流。因此，如果忽略通过输出端OUT的电流，则总的静态功耗P(Total)由如下公式表示P(Total)＝VDD(I1+2I2)…(18)另一方面，当输入电压Vin-低于输入电压Vin+并且输入电压Vin-和Vin+之间差等于大于公式(7)所定义的最小电压差ΔVid时，电源VDD向恒流源I11提供电流电平为I1的偏置电流，向电流镜电路CM14的公共端提供电流电平为2·I2的电流，并且向电流镜电路CM15的输入端提供电流电平为I1+I2的电流。因此，如果忽略通过输出端OUT的电流，则总的静态功耗P(Total)由如下公式表示P(Total)＝VDD(2I1+3I2)…(19)图1所示的传统差动放大器存在多个缺点。首先，提高操作速度需要增加恒流源I11和I12产生的偏置电流。
另外，传统差动放大器的电路结构复杂；例如，传统差动放大器内的两组差动晶体管对DF11和DF12必然需要执行更多的电流镜像步骤。
此外，更多的电流镜电路响应于恒流源I11和I12所分发的偏置电流，产生输出电流，这不受欢迎地增加了功耗。
另外，沿着从差动晶体管对DF11到输出端OUT的信号路径以及沿着从差动晶体管对DF12到输出端OUT的另一信号路径存在不同数目的晶体管。即，从晶体管对DF12开始的信号路径需要额外的一个电流镜像步骤(通过使用电流镜电路CM13或CM14)，来产生输出电流，以加入到与差动晶体管对DF11相关联的输出电流中。换言之，从差动晶体管对DF12到输出端OUT的信号路径比从差动晶体管对DF11开始的信号路径长。这意味着传统的差动晶体管电路在只有差动晶体管对DF11激活的情形中与只有差动晶体管对DF12激活的情形中表现出不同的特性。
发明内容
在本发明的一个方面中，一种电压比较器电路由接收一对输入信号以在输出端产生输出信号的差动放大器电路以及对从差动放大器接收到的输出信号进行波形整形的波形整形电路组成。差动放大器电路包括响应于一对输入信号以输出第一和第二输出电流的第一差动晶体管对；与第一差动晶体管对互补并且响应于一对输入信号以输出第三和第四输出电流的第二差动晶体管对；响应于第一输出电流产生第一内部电流的第一电流镜电路；与第一电流镜电路互补并响应于第三输出电流产生第三内部电流的第三电流镜电路；响应于第三输出电流和第三内部电流产生第二内部电流的第二电流镜电路；以及与第一电流镜电路互补并响应于第四输出电流及第一内部电流产生第四内部电流的第四电流镜电路。从差动放大器电路的输出端抽取或向该输出端提供结果电流(是第二和第四电流加在一起的和)。
在如此构建的电压比较器电路中，允许沿着从第一差动晶体管对到输出端的第一信号路径的电路元件数目与沿着从第二差动晶体管对到输出端的第二信号路径的电路元件数目相同。这种结构有效地改进了电路对称性，由此提高了电压比较器电路的性能。
结合附图，从下面的描述中将更加清楚本发明的上述以及其他优点和特征，附图中图1示出了传统差动放大器电路；图2是图示了差动放大器级的示例性结构的电路图；图3是图示了图2所示的差动放大器级的输入-输出特性的图表；图4是图示了本发明一个实施例中结合了差动放大器电路的电压比较器电路的示例性结构的电路图；图5图示了CMOS反相器的电路结构示例；图6图示了根据本发明的差动放大器电路的示例性电路结构的电路图；图7A和7B图示了一个实施例中电流镜电路的具体电路结构；图8A和8B图示了一个实施例中电流镜电路的具体电路结构；图9是图示了在差动放大器电路结合了图8A和8B所示的电流镜电路时根据本发明的差动放大器电路的电路结构的电路图；图10是图示了在差动放大器电路结合了图7A和7B所示的电流镜电路时根据本发明的差动放大器电路的电路结构的电路图；图11是图示了根据本发明的电压比较器电路的电路仿真所获得的输入和输出电压的波形的图表。
具体实施例方式
现在将参考说明性实施例描述本发明。本领域的技术人员应该认识到，使用本发明的教导，可以实现许多可替代的实施例，并且本发明并不限于为了解释目的而说明的实施例。
根据本发明的电压比较器电路的设计基于对传统差动放大器电路的分析。在一个实施例中，如图4所示，电压比较器电路由差动放大器电路40和一组CMOS反相器41至43组成。CMOS反相器41至43串连连接到差动放大器电路40的输出。串连连接的CMOS反相器41至43用于波形整形。CMOS反相器43充电电压比较器电路的输出级。
图5示出了CMOS反相器41至43的示例性电路配置。参考图5，CMOS反相器41至43每个都具有N沟道MOS晶体管MN51和P沟道MOS晶体管MP51。N沟道MOS晶体管MN51和P沟道MOS晶体管MP51的栅极共同连接到输入端，并且它们的漏极共同连接到输出端。P沟道MOS晶体管MP51的源极连接到电源VDD(或VDD端)，并且N沟道MOS晶体管MN51的源极连接到接地端VSS(或VSS端)。
图6是图示了根据本发明的差动放大器电路40的电路结构的电路图。差动放大器电路40具有第一差动晶体管对DF61(具有P沟道MOS晶体管MP61和MP62)、第二差动晶体管对DF62(具有N沟道MOS晶体管MN61和MN62)、第一至第四电流镜电路CM61至CM64、以及恒流源I61和I62。
电流镜电路CM61的输入端连接到差动晶体管对DF61内的P沟道MOS晶体管MP61的漏极，公共端连接到接地端(或VSS端)，并且输出端连接到电流镜电路CM64的输入端。
电流镜电路CM62的输入端连接到差动晶体管对DF61内的P沟道MOS晶体管MP62的漏极，公共端连接到负电源VSS(GND)，并且输出端连接到差动放大器的输出端。
电流镜电路CM63的输入端连接到差动晶体管对DF62内的N沟道MOS晶体管MN61的漏极，公共端连接到电源端(或VDD端)，并且输出端连接到P沟道MOS晶体管MP62的漏极并且还连接到电流镜电路CM62的输入端。
电流镜电路CM64的输入端连接到电流镜电路CM61的输出并且还连接到差动晶体管对DF62内的N沟道MOS晶体管MN62的漏极，公共端连接到电源端，并且输出端连接到电流镜电路CM62的输出端并且还连接到差动放大器的输出端OUT。
恒流源I61连接在VDD端与P沟道MOS晶体管MP61和MP62共同连接的源极之间。另一方面，恒流源I62连接在VSS端与N沟道MOS晶体管MN61和MN62共同连接的源极之间。
在该差动放大器电路中，P沟道MOS晶体管MP61和N沟道MOS晶体管MN61的栅极共同连接到反相输入端In-，并且P沟道MOS晶体管MP62和N沟道MOS晶体管MN62的栅极共同连接到非反相输入端In+。该差动放大器电路采用将结合两个互补差动晶体管对的电路结构，由此使允许输入电压范围增大到大约在电压电平VSS和VDD之间。
电流镜电路CM61和CM62为差动晶体管对DF61的各个漏极输出提供电流镜像。相应地，电流镜电路CM63和CM64为差动晶体管对DF62的各个漏极输出提供电流镜像。电流镜电路CM61的输出连接到电流镜电路CM64的输入。电流镜电路CM63的输出连接到电流镜电路CM62的输入。电流镜电路CM62和CM64的输出共同连接到输出端OUT。
电流镜电路CM62和CM64被设计为具有镜像比k(＞1)；在电流镜电路CM62和CM64内输入电流与输出电流之比为1∶k。将镜像比k设置为大于1的值有效地改进了差动放大器电路的驱动能力。另外，这种电路结构有效地改进了电路结构的对称性，其中沿着与P沟道差动晶体管对相关联的信号路径的电路级数与沿着与N沟道差动晶体管对相关联的信号路径的电路级数相同。
下面描述图6所示的差动放大器电路的操作。图6所示的电路采用线对线(rail-to-rail)差动放大器结构。该实施例中的差动放大器电路取决于输入电压的电压电平，不同地操作，尤其是恒流源I61和I62的操作。
为了激活恒流源I61，必须在恒流源I61内的P沟道MOS晶体管(未示出)两端建立足够的漏源电压。为了达到这一目的，反相及非反相输入端In-和In+的输入电压Vin-和Vin+必须满足如下公式Vin＜VDD-(VGS(MP)+VDS(sat)(I61))，其中，Vin是输入电压Vin-和Vin+中任一个，VDS(sat)(I61)是恒流源I61内的P沟道MOS晶体管饱和时的漏源电压，并且VGS(MP)是P沟道MOS晶体管MP61或MP62的栅源电压。
相应地，为了激活恒流源I62，必须在恒流源I62内的N沟道MOS晶体管(未示出)两端建立足够的漏源电压。反相及非反相输入端In-和In+的输入电压Vin-和Vin+必须满足如下公式Vin＞VGS(MN61)+VDS(sat)(I62)，其中，VDS(sat)(I62)是恒流源I62内的N沟道MOS晶体管饱和时的漏源电压，并且VGS(MN)是N沟道MOS晶体管MN61或MN62的栅源电压。
换句话说，当如下公式成立时差动晶体管对DF61和DF62都激活VGS(MN)+VDS(sat)(I62)＜Vin＜VDD-(VGS(MP)+VDS(sat)(I61))。
另外，当如下公式成立时，只有晶体管对DF62激活而晶体管对DF61不激活Vin＞VDD-(VGS(MP61)+VDS(sat)(I61))。
最后，当如下公式成立时，只有晶体管对DF61激活而晶体管对DF62不激活Vin＜VGS(MN)+VDS(sat)(I62)。
(1)第一和第二差动晶体管对DF61和DF62都激活时的情形描述如下情形中该实施例的差动放大器电路的操作输入电压Vin-高于输入电压Vin+并且输入电压Vin-和Vin+之间的差等于或大于公式(7)所定义的最小电压差ΔVid，这时差动晶体管对DF61和DF62都激活。
在这种情形中，偏置电流I1只流过第一差动晶体管对DF61内的P沟道MOS晶体管MP62，并且通过P沟道MOS晶体管MP61的电流被设置为零。另一方面，偏置电流I2只流过第二差动晶体管对DF62内的N沟道MOS晶体管MN61，并且通过N沟道MOS晶体管MN62的电流被设置为零。
在这种操作中，每个电流镜电路如下操作。电流镜电路CM61的输出电流被设置为零，因为电流镜电路CM61的输入端连接到P沟道MOS晶体管MP61的漏极，并且P沟道MOS晶体管MP61的漏极电流为零。电流镜电路CM63的输入端连接到N沟道MOS晶体管MN61的漏极。N沟道MOS晶体管MN61的漏极电流被设置为I2，因此电流镜电路CM63的输出电流IOUT(CM63)也被设置为I2。
电流镜电路CM62的输入端连接到P沟道MOS晶体管MP62的漏极，并且还连接到电流镜电路CM63的输出端。因为P沟道MOS晶体管MP62的漏极电流是I1并且电流镜电路CM63的输出电流是I2，所以电流镜电路CM62在其输入端接收到电流(I1+I2)。另外，因为电流镜电路CM62的镜像比是k，所以电流镜电路CM62的输出电流IOUT(CM62)由如下公式表示IOUT(CM62)＝k(I1+I2)…(20)换言之，电流镜电路CM62从其输出端抽取输出电流IOUT(CM62)，并且输出端上的电压电平被下拉到低电平，即，下拉到电势电平VSS。
电流镜电路CM64的输入端连接到N沟道MOS晶体管MN62的漏极，并且还连接到电流镜电路CM61的输出端。因为N沟道MOS晶体管MN62的漏极电流以及电流镜电路CM61的输出电流都是零，所以电流镜电路CM64的输出电流也是零。
因此，该实施例中的差动放大器电路从输出端OUT抽取电流电平为k·(I1+I2)的电流，并且输出端上的电压电平被下拉到低电平，即，下拉到电势电平VSS。
接着，描述这种情形输入电压Vin-低于输入电压Vin+并且输入电压Vin-和Vin+之间的差等于或大于公式(7)所定义的最小电压差ΔVid。
在这种情形中，偏置电流I1只流过第一差动晶体管对DF61内的P沟道MOS晶体管MP61，并且通过P沟道MOS晶体管MP62的电流被设置为零。另一方面，偏置电流I2只流过第二差动晶体管对DF62内的N沟道MOS晶体管MN62，并且通过N沟道MOS晶体管MN61的电流被设置为零。
在这种情形中，每个电流镜电路如下操作。P沟道MOS晶体管MP61的漏极电流是I1，并且其漏极连接到电流镜电路CM61的输入端。因此，第一电流镜电路CM61的输出电流也是I1。
N沟道MOS晶体管MN61的漏极电流是0，并且其漏极连接到电流镜电路CM63的输入端。因此第三电流镜电路CM63的输出电流也是0。第二电流镜电路CM62接收到的输入电流是P沟道MOS晶体管MP62的漏极电流与第三电流镜电路CM63的输出电流加在一起的和。因为这些电流都是零，所以第二电流镜电路CM62的输入电流和输出电流都是零。
第四电流镜电路CM64的输入端连接到N沟道MOS晶体管MN62的漏极，并且还连接到第一电流镜电路CM61的输出端。第四电流镜电路CM64接收到的输入电流具有(I2+I1)的电流电平，这是N沟道MOS晶体管MN62的漏极电流与第一电流镜电路CM61的输出电流加在一起的和。因为第四电流镜电路CM64的镜像比是k，所以第四电流镜电路CM64的输出电流IOUT(CM64)由如下公式表示IOUT(CM64)＝k(I1+I2)…(21)因此，差动放大器电路从其输出端OUT提供电流IOUT(＝k·(I1+I2))，并且输出端上的电压电平被上拉到高电平，即，上拉到电源电平VDD。
从公式(20)和(21)可以理解，在输出端OUT上，下拉电流的电流电平与上拉电流的电流电平相同。因此，即使在输出端连接到更大的负载电容时，也能以对称的方式来对上升和下降沿进行整形。这通过波形整形有利地帮助电压比较器产生占空比为50％的数字信号。
上面描述了差动晶体管对DF61和DF62都激活的情形。减小输入差动信号中共模信号电压导致由N沟道晶体管构成的差动晶体管对DF62不激活。另一方面，增加输入差动信号中共模信号电压导致由P沟道晶体管构成的差动晶体管对DF61不激活。下面描述这些情形中各自的操作。
(2)只有第一差动晶体管对DF61激活时的情形首先，描述如下情形减小输入差动信号的共模信号电压，从而只有第一差动晶体管对DF61激活，而第二差动晶体管对DF62不激活。
参考图6，恒流源I62(为N沟道差动晶体管对DF62提供偏置电流I2)由N沟道MOS晶体管构成。通过控制该N沟道MOS晶体管栅极上的电压，来将偏置电流I2控制在所希望的电流电平。
在这种情形中，激活N沟道差动晶体管对DF62的最小输入电压Vin(min)由如下公式表示Vin(min)＝VGS(MN)+VDS(sat)(I62)…(22)其中，VGS(MN)是N沟道MOS晶体管MN61或MN62的栅源电压，并且VDS(sat)(I62)是在电流源I62内的N沟道MOS晶体管饱和时的漏源电压。N沟道MOS晶体管饱和时的漏源电压被定义为刚好足以工作于五极管区域的电压。
当任一输入电压等于或低于Vin(min)时N沟道差动晶体管对DF62不激活；在这种情形中，只有P沟道差动晶体管对DF61激活。
首先，描述如下情形输入电压Vin-(反相输入端In-的输入电压)高于输入电压Vin+(非反相输入端In+的输入电压)，这时只有P沟道差动晶体管对DF61激活。在这种情形中，偏置电流I1只流过第一差动晶体管对DF61内的P沟道MOS晶体管MP62，并且通过P沟道MOS晶体管MP61的电流被设置为零。另一方面，第二差动晶体管对DF62没有激活，因此第一和第二N沟道MOS晶体管MN61和MN62的漏极电流都被设置为零。
这种情形中，每个电流镜电路如下操作。因为第二差动晶体管对DF62没有激活，所以与第二差动晶体管对DF62连接的第三电流镜电路CM63的输入电流为零。因此，电流镜电路CM63的输出电流为零。电流镜电路CM64的输入电流也是零，因为N沟道MOS晶体管MN62的漏极电流为零。
第一电流镜电路CM61(输入端连接到P沟道MOS晶体管MP61的漏极)的输入电流为零，因此其输出电流为零。因此，电流镜电路CM64的输入电流(是电流镜电路CM61的输出电流与N沟道MOS晶体管MN62的漏极电流加在一起的和)为零。因此，电流镜电路CM64的输出电流也被设置为零。
第二电流镜电路CM62的输入电流与P沟道MOS晶体管MP62的漏极电流相同，因为第二电流镜电路CM62的输入端连接到P沟道MOS晶体管MP62的漏极，并且还连接到第三电流镜电路CM63的输出端，并且第三电流镜电路CM63的输出电流为零。因此，第二电流镜电路CM62的输出电流IOUT(CM62)由如下公式表示IOUT(CM62)＝KI1…(23)换言之，差动放大器电路40从输出端OUT抽取输出电流IOUT(＝k·I1)。输出端OUT上的电压电平被下拉到低电平，即，下拉到地电平VSS。
接着，描述这种情形输入电压Vin-低于输入电压Vin+。当输入电压Vin-和Vin+之间的差大于公式(7)所定义的最小电压差ΔVid时，偏置电流I1只流过第一差动晶体管对DF61内的P沟道MOS晶体管MP61，并且通过P沟道MOS晶体管MP62的电流为零。另一方面，第二差动晶体管对DF62没有激活，于是第一N沟道MOS晶体管MN61和第二N沟道MOS晶体管MN62的漏极电流都被设置为零。
在这种情形中，每个电流镜电路如下操作。因为第二差动晶体管对DF62没有激活，所以输入端与第二差动晶体管对DF62连接的第三电流镜电路CM63的输入电流被设置为零。因此，电流镜电路CM63的输出电流为零。电流镜电路CM64的输入电流也是零，因为电流镜电路CM64的输入端连接到N沟道MOS晶体管MN62的漏极，而其漏极电流为零。
第一电流镜电路CM61(输入端连接到第一P沟道MOS晶体管MP61的漏极)的输入电流的电流电平为I1，这与P沟道MOS晶体管MP61的漏极电流相同，因此第一电流镜电路CM61的输出电流的电流电平为I1。
第二电流镜电路CM62(输入端连接到第二P沟道MOS晶体管MP62的漏极以及第三电流镜电路CM63的输出端)的输入电流被设置为零，因为第二P沟道MOS晶体管MP62的漏极电流以及第三电流镜电路CM63的输出电流都是零。因此，第二电流镜电路CM62的输出电流也被设置为零。
第四电流镜电路CM64(输入端连接到第二N沟道MOS晶体管MN62的漏极以及第一电流镜电路CM61的输出端)的输入电流的电流电平为I1，因为第二N沟道MOS晶体管MN62的漏极电流为零而第一电流镜电路CM61的输出电流的电流电平为I1。另外，第四电流镜电路CM64的镜像比为k。因此，第四电流镜电路CM64的输出电流IOUT(CM64)由如下公式表示IOUT(CM64)＝KI1…(24)在这种操作中，差动放大器电路40从输出端OUT提供电流IOUT(＝k·I1)。输出端OUT上的电压电平被上拉到高电平，即，上拉到电源电平VDD。
从公式(23)和(24)可以理解，在输出端OUT上，下拉电流的电流电平与上拉电流的电流电平相同。因此，即使在输出端连接到更大的负载电容时，也能以对称的方式来对上升和下降沿进行整形。通过波形整形，有利地帮助电压比较器产生占空比为50％的数字信号。(3)只有第二差动晶体管对DF62激活时的情形接着，描述如下情形增加输入电压Vin-和Vin+的共模信号电压，从而第一差动晶体管对DF61不激活，而只有第二差动晶体管对DF62激活。
参考图6，恒流源I61(为P沟道差动晶体管对DF61提供偏置电流I1)由P沟道MOS晶体管构成。通过控制该P沟道MOS晶体管栅极上的电压，来将偏置电流I1控制在所希望的电流电平。
在这种情形中，激活P沟道差动晶体管对DF61的最大输入电压Vin(max)由如下公式表示Vin(max)＝VDD-(VGS(MP)+VDS(sat)(I61))…(25)其中，VGS(MP)是P沟道MOS晶体管MP61或MP62的栅源电压，并且VDS(sat)(I61)是在电流源I61内的P沟道MOS晶体管饱和时的漏源电压。P沟道MOS晶体管饱和时的漏源电压被定义为刚好足以工作于五极管区域的电压。
当任一输入电压等于或高于Vin(max)时P沟道差动晶体管对DF61不激活；在这种情形中，只有N沟道差动晶体管对DF62激活。
首先，描述如下情形输入电压Vin-高于输入电压Vin+，这时只有N沟道差动晶体管对DF62激活。在这种情形中，偏置电流I2只流过第二差动晶体管对DF62内的N沟道MOS晶体管MN61，并且通过第二N沟道MOS晶体管MN62的电流被设置为零。另一方面，第一差动晶体管对DF61没有激活，因此第一P沟道MOS晶体管MP61和第二P沟道MOS晶体管MP62的漏极电流都是零。
这种情形中，每个电流镜电路如下操作。因为第一差动晶体管对DF61没有激活，所以输入端与第一差动晶体管对DF61连接的第一电流镜电路CM61的输入电流为零。因此，电流镜电路CM61的输出电流被设置为零。第三电流镜电路CM63(输入端连接到第一N沟道MOS晶体管MN61的漏极)的输入电流的电流电平为I2，因为第一N沟道MOS晶体管MN61的漏极电流的电流电平为I2。因此，第三电流镜电路CM63的输出电流的电流电平也是I2。
第二电流镜电路CM62的输入端连接到第三电流镜电路CM63的输出端，并且还连接到第二P沟道MOS晶体管MP62的漏极。P沟道差动晶体管对MP61没有激活，于是第二P沟道MOS晶体管MP62的漏极电流为零。因此，第二电流镜电路CM62的输入电流的电流电平为I2，并且第二电流镜电路CM62的输出电流的电流电平IOUT(CM62)由如下公式表示IOUT(CM62)＝KI2…(26)第四电流镜电路CM64(输入端连接到第二N沟道MOS晶体管MN62的漏极以及第一电流镜电路CM61的输出端)的输入电流为零，因为第二N沟道MOS晶体管MN62的漏极电流以及第一电流镜电路CM61的输出电流都是零。因此，第四电流镜电路的输出电流也是零。
因此，差动放大器电路40从输出端OUT抽取输出电流IOUT(＝k·I2)，并且输出端OUT上的电压电平被下拉到低电平，即，下拉到地电平VSS。
接着，描述这种情形输入电压Vin-低于输入电压Vin+，这时只有第二差动晶体管对DF62激活。当输入电压Vin-和Vin+之间的差大于公式(7)所定义的最小电压差ΔVid时，偏置电流I2只流过第二差动晶体管对DF62内的第二N沟道MOS晶体管MN62，并且通过第一N沟道MOS晶体管MN61的电流被设置为零。另一方面，第一差动晶体管对DF61没有激活，因此第一和第二P沟道MOS晶体管MP61和MP62的漏极电流都是零。
这种情形中，每个电流镜电路如下操作。因为第一差动晶体管对DF61没有激活，所以与第一差动晶体管对DF61连接的第一电流镜电路CM61的输入电流为零。第一电流镜电路CM61的输出电流为零。
另外，第三电流镜电路CM63(输入端连接到第一N沟道MOS晶体管MN61的漏极)的输入电流被设置为零，因为第一N沟道MOS晶体管MN61的漏极电流为零。因此，第三电流镜电路CM63的输出电流也被设置为零。
第二电流镜电路CM62的输入端连接到第三电流镜电路CM63的输出端以及第二P沟道MOS晶体管MP62的漏极。因为P沟道差动晶体管对MP61没有激活，所以第二P沟道MOS晶体管MP62的漏极电流为零。第三电流镜电路CM63的输出电流也是零。因此，第二电流镜电路CM62的输入电流为零，因此其输出电流IOUT(CM62)为零。
第四电流镜电路CM64的输入端连接到第一电流镜电路CM61的输出端以及第二N沟道MOS晶体管MN62的漏极。因为第一电流镜电路CM61的输出电流为零，并且第二N沟道MOS晶体管MN62的漏极电流的电流电平为I2，所以第四电流镜电路CM64的输入电流的电流电平为I2。另外，第四电流镜电路CM64的镜像比为k。因此，第四电流镜电路CM64的输出电流IOUT(CM64)由如下公式表示IOUT(CM64)＝KI2…(27)换言之，差动放大器电路40从输出端OUT提供电流IOUT(＝k·I2)。输出端OUT上的电压电平被上拉到高电平，即，上拉到电源电平VDD。
从公式(26)和(27)可以理解，在输出端OUT上，下拉电流的电流电平与上拉电流的电流电平相同。因此，即使在输出端连接到更大的负载电容时，也能以对称的方式来对上升和下降沿进行整形。通过波形整形有利地帮助电压比较器产生占空比为50％的数字信号。
这样，即使在切换第一差动晶体管对DF61与第二差动晶体管对DF62的操作时，下拉电流的电流电平也与上拉电流的电流电平相同。这允许输出数字信号在波形整形之后由于波形对称性而具有50％的占空比。
然后分析图6所示的差动放大器电路40的功耗。该分析针对差动晶体管对DF61和DF62都激活的情形。
当输入电压Vin-高于输入电压Vin+并且输入电压Vin-和Vin+之间差等于大于公式(7)所定义的最小电压差ΔVid时，通过电流镜电路CM64的电流为零。电源VDD向恒流源I61提供电流电平为I1的偏置电流，并且向电流镜电路CM63的公共端提供电流电平为2I2的电流。因此，总的静态功耗P(Total)由如下公式表示
P(Total)＝VDD(I1+2I2)…(28)应该注意，在该分析中忽略了通过输出端OUT的电流。
另一方面，当输入电压Vin-低于输入电压Vin+并且输入电压Vin-和Vin+之间差等于大于公式(7)所定义的最小电压差ΔVid时，通过第三电流镜电路CM63的电流为零。电源VDD向恒流源I61提供电流电平为I1的偏置电流，向第四电流镜电路CM64的输入端提供电流电平为I1+I2的电流。应该注意，通过第四电流镜电路CM64的输出端的电流是从输出端OUT流出的电流。因此，总的静态功耗P(Total)由如下公式表示P(Total)＝VDD(2I1+I2)…(29)应该注意，在该分析中忽略了通过输出端OUT的电流。
从公式(28)和(29)与公式(18)和(19)的比较中可以理解，公式(29)所表示的功耗低于公式(19)所表示的功耗。换言之，图6所示的差动放大器电路40的功耗低于图1所示的差动放大器电路的功耗。
虽然希望电压比较器电路产生矩形波，但是图6所示的差动放大器电路40的输出信号随着频率的增加表现出波形失真。因此，在该实施例中，一组CMOS反相器电路41至43串连连接到差动放大器电路40的输出，如图4所示。串连连接的CMOS反相器电路41至43提供波形整形，以产生矩形波。具体地说，将CMOS反相器电路41至43的阈值电平设置为大约是VDD的一半。当每个反相器的输入电平低于阈值电平时，每个反相器将其输出上拉到高电平(VDD)。另一方面，当每个反相器的输入电平高于阈值电平时，每个反相器将其输出下拉到低电平(VSS)。这种操作实现了波形整形。与仅使用一个CMOS反相器来进行波形整形相比，使用多个CMOS反相器有利于获得改进的波形整形。
下面描述在图6所示的差动放大器电路40内结合的电流镜电路。图7A和7B示出了Widlar类型电流镜电路。图7A图示了电流镜电路CM7a，其被配置来抽取一对输入和输出电流。电流镜电路CM7a具有N沟道MOS晶体管MN71和N沟道MOS晶体管MN72。N沟道MOS晶体管MN71和MN72的栅极共同连接到N沟道MOS晶体管MN71的漏极。N沟道MOS晶体管MN71的漏极连接到电流镜电路CM7a的输入端。N沟道MOS晶体管MN71和MN72的源极共同连接到电流镜电路CM7a的公共端。N沟道MOS晶体管MN72的漏极连接到电流镜电路CM7a的输出端。
图7B图示了电流镜电路CM7b，其被配置来输出一对输入和输出电流。电流镜电路CM7b具有P沟道MOS晶体管MP71和MP72。P沟道MOS晶体管MP71和MP72的栅极共同连接到P沟道MOS晶体管MP71的漏极。P沟道MOS晶体管MP71的漏极连接到电流镜电路CM7b的输入端。P沟道MOS晶体管MP71和MP72的源极共同连接到电流镜电路CM7b的公共端。P沟道MOS晶体管MP72的漏极连接到输出端。
电流镜电路CM7a的镜像比k取决于N沟道MOS晶体管MN71和MN72的栅极宽度和长度的尺寸。当N沟道MOS晶体管MN71或P沟道MOS晶体管MP71的栅极宽度和长度分别为WM1和LM1，并且N沟道MOS晶体管MN72的栅极宽度和长度分别为WM2和LM2时，如下公式成立WM1LM1:WM2LM2=1:k---(30)]]>这对电流镜电路CM7b同样适用。
此时，电流镜电路CM7a的输入和输出电流Iin和IOUT之间的关系由如下公式给出IOUT＝KIin…(31)这是基于这一事实如公式(2)至(4)(表示MOS晶体管的栅源电压VGS与漏极电流ID之间的关系)所示，漏极电流ID正比于W/L。调节MOS晶体管的栅极宽度(W)与栅极长度(L)的比，以获得所希望的镜像比k。
图10是图示了其中结合了图7A和7B所示的电流镜作为图6所示的差动放大器电路40内的电流镜电路CM61至CM64的具体电路结构的电路图。图10所示的差动放大器电路内的电路元件与图6所示的差动放大器电路内的电路元件之间的关联如下。
图6中的第一差动晶体管对DF61对应于图10中的差动晶体管对DF101，并且差动晶体管对DF61内的P沟道MOS晶体管MP61和MP62分别对应于P沟道MOS晶体管MP101和MP102。第二差动晶体管对DF62对应于差动晶体管对DF102，并且差动晶体管对DF62内的N沟道MOS晶体管MN61和MN62分别对应于N沟道MOS晶体管MN101和MN102。
第一电流镜电路CM61对应于电流镜电路CM101，并且第一电流镜电路CM61的输入和输出端分别对应于N沟道MOS晶体管MN103和MN104的漏极。第二电流镜电路CM62对应于电流镜电路CM102，并且第二电流镜电路CM62的输入和输出端分别对应于N沟道MOS晶体管MN105和MN106的漏极。第三电流镜电路CM63对应于电流镜电路CM103，并且第三电流镜电路CM63的输入和输出端分别对应于P沟道MOS晶体管MP103和MP104的漏极。第四电流镜电路CM64对应于电流镜电路CM104，并且输入和输出端分别对应于P沟道MOS晶体管MP105和MP106的漏极。恒流源I61和I62分别对应于恒流源I101和I102。
严格来说，由于各个电流镜电路上的压降，图10所示的差动放大器电路的允许输入电压范围不能覆盖地电平VSS与电源电平VDD之间的整个电压范围。也就是说，在地电平VSS(GND)与电源电平VDD附近存在该差动放大器电路不工作的工作区域。这意味着图10所示的差动放大器电路没有实现严格意义上的线对线操作。
例如，在地电平VSS(GND)附近的允许输入范围由如下公式表示Vin＞V(CM)-VGS(MP)+VDS(sat)…(32)其中，Vin是输入电压Vin-和Vin+中任意一个，并且V(CM)是电流镜电路上的压降，VGS(MP)是P沟道MOS晶体管MP101或MP102的栅源电压，并且VDS(sat)是P沟道MOS晶体管MP101或MP102饱和时的漏源电压。P沟道MOS晶体管MP101或MP102饱和时的漏源电压被定义为刚刚足以工作于五极管区域的电压。
如果输入的输入电压不满足公式(32)所定义的要求，则会导致不能获得所希望的特性。图7B中的电流镜电路上的压降V(CM)由如下公式表示V(CM)＝VGS…(33)其中，VGS是MOS晶体管的栅源电压，由如下公式表示
VGS=2IDβ+VT]]>β=WLμC0---(34)]]>其中，VT是MOS晶体管的阈值电压，并且ID是漏极电流。
公式(33)中的压降V(CM)与N沟道MOS晶体管的栅源电压VGS相同，并且公式(32)中的电压VGS(MP)与P沟道MOS晶体管的栅源电压VGS相同。因此，公式(32)意味着由于电路元件的变化而不允许输入电压Vin降低到地电平VSS。对于在电源电平VDD附近的工作范围同样如此。也就是说，由于电路元件的变化而不允许输入电压Vin增加到电源电平VDD。
图8A和8B所示的电流镜电路结构有效地减小了电流镜电路上的压降V(CM)，即，与图7A和7B所示的电流镜电路结构相比，有效地增大了允许输入电压范围。
下面描述图8A和8B所示的电流镜电路结构。图8A图示了电流镜电路CM8a的结构，其被配置来抽取一对输入和输出电流。电流镜电路CM8a具有N沟道MOS晶体管MN81、MN82和MN83、以及恒流源I8a和恒压源V8a。电流镜电路CM8a的输入端连接到N沟道MOS晶体管MN81的漏极，并且还连接到N沟道MOS晶体管MN83的源极。N沟道MOS晶体管MN83的漏极连接到N沟道MOS晶体管MN81和MN82的栅极，并且还连接到恒流源I8a。N沟道MOS晶体管MN83的栅极连接到恒压源V8a，并且相对于公共端被上拉到电压V1的电压电平。N沟道MOS晶体管MN82的漏极连接到电流镜电路CM8a的输出端。N沟道MOS晶体管MN82和MN81的源极共同连接到电流镜电路CM8a的公共端。
图8B图示了电流镜电路CM8b，其被配置来提供一对输入和输出电流。电流镜电路CM8b具有P沟道MOS晶体管MP81、MP82和MP83、以及恒流源I8b和恒压源V8b。电流镜电路CM8b的输入端连接到P沟道MOS晶体管MP81的漏极以及P沟道MOS晶体管MP83的源极。P沟道MOS晶体管MP83的漏极连接到P沟道MOS晶体管MPN81和MP82的栅极以及恒流源I8b。P沟道MOS晶体管MP83的栅极连接到恒压源V8b，并且被设置为比公共端的电压电平低V1的电压电平。P沟道MOS晶体管MP82的漏极连接到电流镜电路CM8b的输出端。P沟道MOS晶体管MP82和MP81的源极连接在一起，并且连接点是电流镜电路CM8b的公共端。
下面描述电流镜电路CM8a/CM8b的输入-输出特性。来自输入端的电流Iin以及来自恒流源I8a(或I8b)的电流I1流过N沟道MOS晶体管MN81或P沟道MOS晶体管MP81的漏极。因此，N沟道MOS晶体管MN81或P沟道MOS晶体管MP81的漏极电流ID(M1)是电流Iin与I1加在一起的和，因此漏极电流ID(M1)由如下公式表示ID(M1)＝Iin+I1…(35)当如公式(30)所定义的那样来设计N沟道MOS晶体管MN81和MN82的尺寸时，电流镜电路CM8a和CM8b的输入和输出电流Iin和IOUT之间的关系由如下公式表示IOUT＝k(Iin+I1)…(36)当输入电流Iin远大于恒定电流I1时，如下公式成立IOUT＝KIin…(37)公式(37)表明图8A中的电流镜电路工作时表现出镜像比k。
图8A和8B所示的电流镜电路结构与图7A和7B所示的电流镜电路的结构相比有效地减小了它们两端的压降。图8A和8B所示的电流镜电路两端的压降由如下公式表示V(CM)＝V1-VGS(M3)…(38)其中，V1是恒压源V8a或V8b所产生的电压，并且VGS(M3)是N沟道MOS晶体管MN83或P沟道MOS晶体管MP83的栅源电压。
由于电压V1必须满足一定的要求这一事实，电流镜电路两端的压降V(CM)的减小存在限制。具体地说，电压V1必须满足如下条件N沟道MOS晶体管MN81或P沟道MOS晶体管MP81工作于五极管区域。该条件由如下公式表示VDS(sat)(M1)＜V1-VGS(M3)…(39)其中，VGS(M3)是MOS晶体管MN83或MP83的栅源电压，并且VDS(sat)(M1)是MOS晶体管MN81/MP81饱和时的漏源电压，这被定义为刚好足以工作于五极管区域的电压。
公式(39)描述了恒压源电压V1的下限，并且还存在上限。恒压源电压V1的过度增大会不希望地导致MOS晶体管MN83和MP83进入三极管区域，这会引起这样的问题MOS晶体管MN83和MP83不能进行所希望的操作。定义恒压源电压V1上限的条件由如下公式表示VDS(sat)(M3)＜VGS(M1)-(V1-VGS(M3))…(40)其中，VGS(M1)是MOS晶体管MN81或MP81的栅源电压，VGS(M3)是MOS晶体管MN83或MP83的栅源电压，并且VDS(sat)(M3)是MOS晶体管MN83/MP83饱和时的漏源电压，这被定义为刚好足以工作于五极管区域的电压。
必须将电压V1配置为满足公式(39)和(40)所定义的两个要求。当将电压V1配置为满足这些要求时，电流镜电路的压降V(CM)可以降低到大约0.2V。结果，允许差动放大器电路的输入电压Vin-和Vin+的范围大约从地电平VSS到电源电平VDD。换言之，在图6的差动放大器电路40内使用图8所示的电流镜电路有效地扩大了允许输入电压范围。
图9是图示了图8A和8B所示的电流镜电路被结合作为图6所示的差动放大器电路40中的电流镜电路CM61至CM61的具体电路结构的电路图；图8A所示的电流镜电路被结合作为图6所示的电流镜电路CM61和CM62，并且图8B所示的电流镜电路被结合作为电流镜电路CM63和CM64。图9所示的差动放大器电路内的电路元件与图6所示的差动放大器电路内的电路元件之间的关联如下。
图6中的第一差动晶体管对DF61对应于图9中的差动晶体管对DF91，并且形成差动晶体管对的P沟道MOS晶体管MP61和MP62对应于P沟道MOS晶体管MP91和MP92。第二差动晶体管对DF62对应于差动晶体管对DF92，并且形成差动晶体管对的N沟道MOS晶体管MN61和MN62对应于N沟道MOS晶体管MN91和MN92。恒流源I61和I62对应于恒流源I91和I92。
第一电流镜电路CM61对应于N沟道MOS晶体管MN93、MN94和MN95、恒流源I95以及恒压源V91。第一电流镜电路CM61的输入端对应于N沟道MOS晶体管MN94的漏极与N沟道MOS晶体管MN95的源极的连接点，并且第一电流镜电路CM61的输出端对应于N沟道MOS晶体管MN93的漏极。与图8A中的电流镜电路的对应关系如下。恒流源I95和恒压源V91分别对应于图8A中的恒流源I8a和恒压源V8a。N沟道MOS晶体管MN93、MN94和MN95分别对应于图8A中的N沟道MOS晶体管MN81、MN82和MN83。
第二电流镜电路CM62对应于N沟道MOS晶体管MN96、MN97和MN98、恒流源I96以及恒压源V91。恒压源V91提供偏置电压，并且由第一和第二电流镜电路CM61和CM62共享。第二电流镜电路CM62的输入端对应于N沟道MOS晶体管MN96的漏极与N沟道MOS晶体管MN98的源极的连接点，并且输出端对应于N沟道MOS晶体管MN97的漏极。来自第三电流镜电路的电流通过N沟道MOS晶体管MN98输入。与图8A中的电流镜电路的对应关系如下。恒流源I96和恒压源V91分别对应于图8A中的恒流源I8a和恒压源V8a。N沟道MOS晶体管MN96、MN97和MN98分别对应于N沟道MOS晶体管MN81、MN82和MN83。
第三电流镜电路CM63对应于P沟道MOS晶体管MP93、MP94和MP95、恒流源I93以及恒压源V92。输入端对应于P沟道MOS晶体管MP94的漏极与P沟道MOS晶体管MP95的源极的连接点，并且输出端对应于P沟道MOS晶体管MP93的漏极。与图8B中的电流镜电路的对应关系如下。恒流源I93和恒压源V92分别对应于图8B中的恒流源I8b和恒压源V8b。P沟道MOS晶体管MP94、MP93和MP95分别对应于图8B中的P沟道MOS晶体管MP81、MP82和MP83。
第四电流镜电路CM64对应于P沟道MOS晶体管MP96、MP97和MP98、恒流源I94以及恒压源V92。恒压源V92只提供偏置电压，并且由第三和第四电流镜电路CM63和CM64共享。第四电流镜电路CM64的输入端对应于P沟道MOS晶体管MP96的漏极与P沟道MOS晶体管MP98的源极的连接点，并且第四电流镜电路CM64的输出端对应于P沟道MOS晶体管MP97的漏极。来自第一电流镜电路的电流通过P沟道MOS晶体管MP98输入；该电流从P沟道MOS晶体管MP98流向N沟道MOS晶体管MN93。与图8B中的电流镜电路的对应关系如下。恒流源I94和恒压源V92分别对应于图8B中的恒流源I8b和恒压源V8b。P沟道MOS晶体管MP96、MP97和MP98分别对应于图8B中的P沟道MOS晶体管MP81、MP82和MP83。
图11图示了如上所述进行设计的差动放大器电路的输入电压、输出信号以及串连CMOS反相器所产生的结果输出信号的仿真波形。
如这里所述，本发明的电压比较器电路尤其适于在低电源电压下操作的高速差动接口电路，并且表现出宽的允许输入电压范围。使用根据本发明的电路使得可以实现低功耗、宽允许输入范围、高速且元件数更少的电压比较器电路。
显然，本发明不限于上述实施例，在不脱离本发明的范围的前提下，能够对这些实施例做出修改和改变。
权利要求
1.一种电压比较器电路，包括差动放大器电路，接收一对输入信号，以在输出端产生输出信号；和波形整形电路，对从所述差动放大器电路接收到的所述输出信号进行波形整形，其中所述差动放大器电路包括第一差动晶体管对，响应于所述一对输入信号，输出第一和第二输出电流；第二差动晶体管对，与所述第一差动晶体管对互补，并且响应于所述一对输入信号，输出第三和第四输出电流；第一电流镜电路，响应于所述第一输出电流，产生第一内部电流；第三电流镜电路，与所述第一电流镜电路互补，并且响应于所述第三输出电流，产生第三内部电流；第二电流镜电路，响应于所述第三输出电流和所述第三内部电流，产生第二内部电流；以及第四电流镜电路，与所述第一电流镜电路互补，并且响应于所述第四输出电流以及所述第一内部电流，产生第四内部电流，其中从所述差动放大器电路的所述输出端抽取或向所述差动放大器电路的所述输出端提供结果电流，所述结果电流是所述第二和第四电流加在一起的和。
2.根据权利要求1所述的电压比较器电路，其中所述第一电流镜电路被设计为产生所述第一内部电流，从而所述第一内部电流的电流电平与所述第一输出电流的电流电平相同，其中所述第三电流镜电路被设计为产生所述第三内部电流，从而所述第一内部电流的电流电平与所述第三输出电流的电流电平相同，所述第二电流镜电路被设计为产生所述第二内部电流，从而所述第二内部电流的电流电平是所述第三输出电流与所述第三内部电流加在一起的电流电平的k倍，其中k大于1，并且其中所述第四电流镜电路被设计为产生所述第二内部电流，从而所述第二内部电流的电流电平是所述第四输出电流与所述第一内部电流加在一起的电流电平的k倍。
3.根据权利要求1所述的电压比较器电路，其中所述波形整形电路包括至少一个反相器电路。
4.根据权利要求1所述的电压比较器电路，其中所述第一差动晶体管对包括第一导电类型的第一和第二MOS晶体管，其中所述第二差动晶体管对包括第二导电类型的第三和第四MOS晶体管，其中所述第二导电类型与所述第一导电类型互补，其中所述差动放大器电路还包括第一恒流源，连接到所述第一和第二MOS晶体管的共同连接的源极；和第二恒流源，连接到所述第三和第四MOS晶体管的共同连接的源极，其中所述第一MOS晶体管的漏极连接到所述第一电流镜电路的输入，其中所述第二MOS晶体管的漏极连接到所述第二电流镜电路的输入，其中所述第三MOS晶体管的漏极连接到所述第三电流镜电路的输入，其中所述第四MOS晶体管的漏极连接到所述第四电流镜电路的输入，其中所述第一和第三MOS晶体管的栅极共同连接到所述差动放大器电路的输入端之一，并且其中所述第二和第四MOS晶体管的栅极共同连接到所述差动放大器电路的所述输入端的另一个。
5.根据权利要求1所述的电压比较器电路，其中所述第一至第四电流镜电路中每一个包括第五和第六MOS晶体管，它们具有共同连接的栅极和共同连接的源极；第七MOS晶体管，其漏极连接到所述第五和第六MOS晶体管的所述共同连接栅极，并且其源极连接到所述第五MOS晶体管的漏极，所述第七MOS晶体管的栅极连接到恒压源；恒流源，连接到所述第七MOS晶体管的所述漏极；电流输入端，连接到所述第五MOS晶体管的所述漏极以及所述第七MOS晶体管的所述源极；公共端，连接到所述第五和第六MOS晶体管的所述共同连接源极；以及电流输出端，连接到所述第六MOS晶体管的漏极。
6.根据权利要求3所述的电压比较器电路，其中所述至少一个反相器电路包括P沟道MOS晶体管；和N沟道MOS晶体管，其中所述P沟道和N沟道晶体管的漏极共同连接到所述反相器电路的输出，其中所述P沟道和N沟道晶体管的栅极共同连接到所述反相器电路的输入，其中所述P沟道MOS晶体管的源极连接到电源端，并且其中所述N沟道MOS晶体管的源极连接到接地端。
7.一种电压比较器电路，包括差动放大器电路，和一组串连连接到所述差动放大器电路的输出端的CMOS反相器电路，其中所述差动放大器电路包括第一差动晶体管对，包括第一和第二P沟道MOS晶体管；第二差动晶体管对，包括第一和第二N沟道MOS晶体管；第一电流镜电路，对所述第一P沟道MOS晶体管的漏极输出进行镜像；第二电流镜电路，对所述第二P沟道MOS晶体管的漏极输出进行镜像；第三电流镜电路，对所述第一N沟道MOS晶体管的漏极输出进行镜像；第四电流镜电路，对所述第二N沟道MOS晶体管的漏极输出进行镜像；其中所述第一电流镜电路的输出连接到所述第四电流镜电路的输入，其中所述第三电流镜电路的输出连接到所述第二电流镜电路的输入，其中所述第二和第四电流镜电路的输出共同连接到所述差动放大器电路的所述输出端，其中所述第一P沟道MOS晶体管和所述第一N沟道MOS晶体管的栅极共同连接到反相输入端，并且其中所述第二P沟道MOS晶体管和所述第二N沟道MOS晶体管的栅极共同连接到非反相输入端。
8.根据权利要求7所述的电压比较器电路，其中所述第二和第四电流镜电路的镜像比为k，k大于1。
9.根据权利要求7所述的电压比较器电路，其中所述第一至第四电流镜电路中每一个包括第一和第二MOS晶体管，它们具有共同连接的栅极和共同连接的源极；第三MOS晶体管，其源极连接到所述第一MOS晶体管的漏极，其漏极连接到所述第一和第二MOS晶体管的所述共同连接栅极，并且所述第七MOS晶体管的栅极连接到恒压源；恒流源，连接到所述第三MOS晶体管的所述漏极；电流输入端，连接到所述第一MOS晶体管的所述漏极以及所述第三MOS晶体管的所述源极；公共端，连接到所述第一和第二MOS晶体管的所述共同连接源极；以及电流输出端，连接到所述第二MOS晶体管的漏极。
全文摘要
一种电压比较器电路，由接收一对输入信号以在输出端产生输出信号的差动放大器电路以及与输出端连接的波形整形电路组成。差动放大器电路包括响应于一对输入信号以输出第一和第二输出电流的第一差动晶体管对；响应于一对输入信号以输出第三和第四输出电流的第二差动晶体管对；响应于第一输出电流产生第一内部电流的第一电流镜电路；与第一电流镜电路互补并响应于第三输出电流产生第三内部电流的第三电流镜电路；响应于第三输出电流和第三内部电流产生第二内部电流的第二电流镜电路；以及与第二电流镜电路互补并响应于第四输出电流及第一内部电流产生第四内部电流的第四电流镜电路。从差动放大器电路的输出端抽取或向该输出端提供结果电流。
文档编号G01R19/165GK1777026SQ20051012670
公开日2006年5月24日 申请日期2005年11月17日 优先权日2004年11月17日
发明者西村浩一 申请人:恩益禧电子股份有限公司