专利名称：一种高精度电压比较器及其设计方法
技术领域：
本发明涉及一种高精度电压比较器及其设计方法。
背景技术：
比较器是模数转换器的核心电路模块。比较器的性能好坏直接影响了模数转换器的转换精度、转换速度等。传统的运放结构的开环比较器精度高，但是速度比较慢；传统的动态锁存比较器由于使用了正反馈，速度快，但是精度低。
发明内容
本发明的目的是提供一种高精度电压比较器及其设计方法。本发明的方法采用以下方案实现一种高精度电压比较器的设计方法，其特征在于采用四级前置放大器，将前级输入信号进行放大处理后，由后级Latch锁存再生电路通过正反馈将信号放大到后级电路能够识别的幅度；同时各级间采用输入失调存储和输出失调存储级联来消除输入失调电压的影响。本发明的装置采用以下方案实现一种高精度电压比较器，其特征在于包括模拟缓冲器、偏置电路、时钟控制电路以及依次级联的第一前置放大器、第二前置放大器、第三前置放大器、第四前置放大器和后级Latch锁存再生电路；所述的第一前置放大器、第二前置放大器、第三前置放大器、第四前置放大器和后级Latch锁存再生电路之间均连接有耦合电容，所述的偏置电路为四级前置放大器、时钟控制电路以及模拟缓冲器提供偏置电压；所述的模拟缓冲器用于参考电压的输入缓冲；所述的时钟控制电路产生各电路的时钟控制信号。本发明具有以下优点
1、精度高比较器正常工作时为四级运放开环结构，增益大，精度高。前置放大器采用了带弱正反馈的运算放大器结构。LatCh级除了锁存再生电路之外，还包括了钟控SR锁存器，对输出波形进行整形。本文采用了输入失调储存和输出失调储存级联的失调电压消除技术，消失调处理后的等效残余输入失调电压较低。2、速度快整体后级电路采用了 Latch锁存再生结构，由于其使用了正反馈，对大信号响应速度比较快，输出电压与时间成正指数关系，可快速输出比较信号至后级电路。
图1是本发明实施例的电路原理示意图。图2是本发明实施例的第一级前置放大器的电路示意图。图3是本发明实施例的第二、三、四级前置放大器的电路示意图。图4是本发明实施例的Latch锁存再生电路示意图。图5是本发明实施例的Latch锁存再生电路中的钟控SR锁存器电路示意图。
具体实施例方式本发明提供一种高精度电压比较器的设计方法，该方法采用四级前置放大器，将前级输入信号进行放大处理后，由后级Latch锁存再生电路通过正反馈将信号放大到后级电路能够识别的幅度；同时各级间采用输入失调存储和输出失调存储级联来消除输入失调电压的影响。所述的输入失调存储和输出失调存储级联是将输入失调电压存储在各级间连接的耦合电容上，并通过四级前置运放的高增益特性将其等效为较小的输入失调电压。为了让一般技术人员更好的理解本发明，下面我们结合附图对本发明的硬件构成及原理做进一步说明。如图1所示，本实施例的比较器的核心模块是四级前置放大器和latch锁存再生电路，除此之外还有模拟缓冲器、偏置电路、时钟控制电路等，请继续参照图1，所述的第一前置放大器、第二前置放大器、第三前置放大器、第四前置放大器和后级Latch锁存再生电路之间均连接有耦合电容，所述的偏置电路为四级前置放大器、时钟控制电路以及模拟缓冲器提供偏置电压；所述的模拟缓冲器用于参考电压的输入缓冲；所述的时钟控制电路产生各电路的时钟控制信号。本发明采用前置运放，将前级输入信号进行放大处理，同时四级结构可以将增益分配到各个运放，每个运放的增益都不需要太大，同时采用输入失调存储和输出失调存储级联的办法消除输入失调电压的影响，具体表现为将输入失调电压存贮在输入输出耦合电容上，并通过四级前置运放的高增益特性将其等效为较小的输入失调电压。消失调处理后， 比较器残余的等效输入失调电压主要受第四级运放、latch的失调电压和开关注入到电容上的失调电荷的影响，对于第二，三级运放，既有输入失调存储，又有输出失调存储，级联处理后，第三级运放的输入失调电压被消除干净。而第四级运放和latch级的失调电压除以三级前放的增益，实际等效到输入端失调电压变得很小。第一级运放结构如图2所示，第二、三、四级运放结构如图3所示。请参照图4和图5，本实施例Latch锁存再生电路再通过正反馈将信号迅速放大到数字电路能够有效识别的幅度。此外，比较器输入端与latch再生电路通过前置运放进行隔离，有效降低了 latch再生电路回程噪声的影响。此外，偏置电路为前置放大器、时钟处理电路、模拟缓冲器等模块提供偏置电压。 模拟缓冲器电路用于参考电压的输入缓冲。时钟控制电路产生各个模块的时钟控制信号。值得一提的是，本发明的比较器是数模转换器的核心电路，而模数转换器又广泛应用于可移动设备，电池供电设备，工业控制及数据和信号的采集系统，医疗和安检成像系统设备中。可广泛应用于Cadence，ADS，HspiCe，Pspice等多种集成电路设计平台。通过仿真可得出该比较器在电源电压有10%的变化下均可正常工作，同时对代工厂工艺的要求较低，并没有采用高昂的特殊工艺，可有效降低成本。本该比较器应用灵活，即可以当做单独的IP来处理，也可以集成到其他集成电路当中，具有较大的应用价值和经济效益。以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种高精度电压比较器的设计方法，其特征在于采用四级前置放大器，将前级输入信号进行放大处理后，由后级LatCh锁存再生电路通过正反馈将信号放大到后级电路能够识别的幅度；同时各级间采用输入失调存储和输出失调存储级联技术来消除输入失调电压的影响。
2.根据权利要求1所述的高精度电压比较器的设计方法，其特征在于所述的输入失调存储和输出失调存储级联技术是将输入失调电压存储在各级间连接的耦合电容上，并通过四级前置运放的高增益特性将其等效为较小的输入失调电压。
3.根据权利要求1所述的高精度电压比较器的设计方法，其特征在于所述的后级 Latch锁存再生电路还应包括钟控SR锁存器，以实现对该电路输出的波形进行整形。
4.一种高精度电压比较器，其特征在于包括模拟缓冲器、偏置电路、时钟控制电路以及依次级联的第一前置放大器、第二前置放大器、第三前置放大器，第四前置放大器和后级 Latch锁存再生电路；所述的第一前置放大器、第二前置放大器、第三前置放大器、第四前置放大器和后级Latch锁存再生电路之间均连接有耦合电容，所述的偏置电路为四级前置放大器、时钟控制电路以及模拟缓冲器提供偏置电压；所述的模拟缓冲器用于参考电压的输入缓冲；所述的时钟控制电路产生各电路的时钟控制信号。
5.根据权利要求4所述的高精度电压比较器，其特征在于所述的后级Latch锁存再生电路通过正反馈将信号放大到后级电路能够识别的幅度；并通过一钟控SR锁存器对该再生电路输出的波形进行整形。
全文摘要
本发明涉及一种高精度电压比较器及其设计方法，其采用四级前置放大器，将前级输入信号进行放大处理后，由后级Latch锁存再生电路通过正反馈将信号放大到后级电路能够识别的幅度；同时各级间采用输入失调存储和输出失调存储级联技术来消除输入失调电压的影响。本发明采用带前置放大器的新型动态锁存比较器充分结合了传统比较器的优点，电路结构简单，速度快，精度高。
文档编号G05F1/56GK102394610SQ20111037622
公开日2012年3月28日 申请日期2011年11月24日 优先权日2011年11月24日
发明者何明华, 张志晓, 王法翔, 胡炜 申请人:福州大学