专利名称：负电压检测器的制作方法
负电压检测器&术领&本发明涉及一种负电压检测器，尤其涉及一种采用源随器(sourcefollower)结构的负 电压检测器。背景抹水图l及图2例示一常规的负电压检测器10及其输入/输出电压变化图，所述负电压检测 器10包含-比较器12及--分压电路14。所述分压电路14包含两个电阻(R,、 R2),其输出 电压(Vs)与所述待测电压(VN)的关系为Vs-(V,-Vw).R2/(R，+R;()。所述比较器12的输出端耦接于两个串联的反相器16、 18,正输入端耦接于一参考电压(V肪F),而负输入端 则耦接于所述分压电路14的输出端。当所述参考电压(VRBF)低于所述分压电路14的输出电压(Vs)时，所述比较器12的输 出电压为低电平。随着所述待测电压(VN)变成更负电压至一预定负电压(Vx)，所述分压 电路14的输出电压(Vs)将小于所述参考电压(VREF)，导致所述比较器12的输出电压由低 电平变成高电平。简要而言，所述负电压检测器10是通过所述比较器12检测小于所述参 考电压(V腿F)的输出电压(Vs)，而所述输出电压(Vs)则取决于所述分压电路14的V,、 R, 及R2。因此，通过改变所述分压电路14的V卜R,及R2，即可检测不同数值的预定负电压 (Vx)。然而，实现所述负电压检测器10的比较器12需要使用相当多的电子元件(例如晶体 管)，即需要使用相当大的晶片面积，相当耗费成本。图3及图4例示另一种常规的负电压检测器200及其输入/输出电压变化图，其揭示于 美国专利US 6,549,016 Bl。所述负电压检测器200包含两个p型通道晶体管201 、 202以及 —反4各器203。所述p型通道晶体管201的漏极连接于所述p型通道晶体管202的源极，所 述反相器203的输入端耦接于所述p型通道晶体管201、 202的接点N1，而所述待测电压 (VNN)则耦接于所述p型通道晶体管202的栅极。所述p型通道晶体管201的源极耦接于-正电压(Vcc),且其栅极接地，因而所述p型 通道晶体管201始终处于导通状态。当所述待测电压(VNN)髙于所述p型通道晶体管202的 阈值电压(V,h)时，所述p型通道晶体管202处于关闭状态，所述接点Nl的电压(Vwv)为髙 电平，而所述反相器203的输出电压为低电平。随着所述待测电压(V柳)变成更负电压而 低于所述p型通道晶体管202的闺值电压时，所述p型通道晶体管202将导通，所述接点N1
的电压(Vwv)将由髙电平渐转换为低电平。所述p型通道晶体管202导通之后,其导通电阻随着所述待测电压(VNN)变成更负电压而变小，因而所述接点Nl的电压(VD,v)也随之降低。当所述接点Nl的电压(Vwv)降低至 所述反相器203的触发电压(VTRnO时，所述反相器203的输出电压即由低电平转换为高电平，如此即可将一负电平的待测电压(VNN)转换成一髙电平电压。特定而言，所述反相器203的输出电压取决于所述接点电压(VjMv)是否小于所述触发电压(VTO,p),而所述接点电 压(VD,v)则进一步取决于所述p型通道晶体管2(H、 202的导通电阻(即其宽度及长度)的比 值。因此，适当选取所述p型通道晶体管201、 202的导通电阻的比值即可决定触发所述 反相器203的接点电压(Vwv),即检测所述待测电压(VNN)。发明内容本发明的主耍目的是提供一种采用源随器结构并使用电流镜供应电流的负电压检 測器。为达到上述目的，本发明提出一种负电压检测器，其包含一栅极与漏极耦接的第一 n型通道晶体管、 一栅极耦接于所述第一n型通道晶体管的栅极的第二n型通道晶体管、 一耦接于所述第一n型通道晶体管的漏极的第一电流源、 一耦接于所述第二n型通道晶体 管的漏极的第二电流源、 一耦接于所述第二n型通道晶体管的漏极的输出端以及一耦接 于所述第一n型通道晶体管的源极的输入端，其中所述输入端可控制所述第二n型通道晶 体管的栅极电压而开关所述第二n型通道晶体管，改变所述输出端的输出电压。所述第一电流源的输出电流可大于所述第二电流源的输出电流，而所述第一n型通 道晶体管的宽长比(W/L)匹配于所述第二n型通道晶体管的宽长比。优选地，所述第-电 流源包含一第一p型通道晶体管，所述第二电流源包含一第二p型通道晶体管，且所述第 一p型通道晶体管的宽长比大于所述第二p型通道晶体管的宽长比。此外，所述第一电流 源的输出电流也可等于所述第二电流源的输出电流，所述第一p型通道晶体管的宽长比 等于所述第二p型通道晶体管的宽长比，且所述第一n型通道晶体管的宽长比小于所述第 二n型通道晶体管的宽长比。所述第一p型通道晶体管与所述第二p型通道晶体管形成一电流镜，且所述第一p型 通道晶体管与所述第二p型通道晶体管的源极耦接于一电压源。所述第一n型通道晶体管 与所述第二n型通道晶体管是高压晶体管。所述负电压检測器可另外包含--负电压隔离 元件，设置于第一电流源与所述第一n型通道晶体管之间。所述负电压隔离元件包含-p 型通道晶体管，其源极耦接于所述第一电流源，且其漏极耦接于所述第一n型通道晶体
管的漏极。 關双M图l及图2例示一常规的负电压检测器及其输入/输出电压变化图； 图3及图4例示另一种常规的负电压检测器及其输入/输出电压变化图 图5及图6例示本发明第一实施例的负电压检测器及其输入/输出电压变化图以及 图7例示本发明第二实施例的负电压检测器。图5及图6例示本发明第一实施例的负电沐:检测器30及其输入/输出电压变化图。所述 负电压检测器30包含一栅极与漏极辑接的第一n型通道晶体管32、 一栅极耦接于所述第 一n型通道晶体管32的栅极的第二n型通道晶体管34、 一耦接于所述第一n型通道晶体管 32的漏极的第一电流源42、 一耦接于所述第二n型通道晶体管34的漏极的第二电流源44 、一耦接于所述第二n型通道晶体管34的漏极的输出端38以及一耦接于所述第一n型通道 晶体管32的源极的输入端36。具体而言.所述第一n型通道晶体管32与所述第二n型通道 晶体管34形成源随器。此外，所述负电压检测器30可另外包含两个串联的反相器52、 54 ，耦接于所述输出端38。所述第一n型通道晶体管32及所述第二n型通道晶体管34可为高压NMOS晶体管。所 述负电检测器30可另外包含一设置于第一电流源42与所述第一n型通道晶体管32间的负 电压隔离元件46。所述负电压隔离元件46包含一p型通道晶体管，其源极耦接于所述第 —电流源42,其漏极耦接于所述第一n型通道晶体管32的漏极。优选地，所述p型通道晶 体管为一高压PMOS晶体管，且其栅极接地以避免所述第一n型通道晶体管32的负电ff(传 导至所述第一电流源42。所述第一电流源42的输出电流可大于所述第二电流源44的输出电流，而所述第一n 型通道晶体管32的宽长比等于所述第二n型通道晶体管34的宽长比，即所述第一n型通道 晶体管32与所述第二n型通道晶体管34匹配。优选地，所述第一电流源42包含一第一p型 通道晶体管，所述第二电流源44包含一第二p型通道晶体管，且所述第一p型通道晶体管 的宽长比(M-M)可大于所述第二p型通道晶体管的宽长比(M-l)。如此，所述第一电流源 42提供给所述第一n型通道晶体管32的电流大于所述第二电流源44提供给所述第二ii型 通道晶体管34的电流。特定而言，所述第-电流源42还可由M个并联的第二p型通道晶体 管(宽长比M-1)构成。所述第一p型通道晶体管及所述第二p型通道晶体管可为PMOS晶体 管，且所述第一p型通道晶体管与所述第二p型通道晶体管的源极耦接于一电压源(Vcc) 而形成一电流镜。所述第一n型通道晶体管32操作于饱和区(saturation region),其栅极电压取决于其源 极(即所述输入端36)电压，JJf述第二n型通道晶体管34的栅极耦接于所述第一ii型通道 晶体管32的栅极，因而所述输入端36可通过控制所述第二n型通道晶体管32的栅极电压 而开关所述第二n型通道晶体管34,进而改变所述输出端38的输出电压。所述第二n型通 道晶体管34的源极接地，因而当所述第二n型通道晶体管34的栅极电压(Vs)大于其闲值电 压时，所述第二n型通道晶体管34处于导通状态，所述输出端38的输出电压为低电平1>所述输入端36耦接--待测电压(Vw)，而随着所述待测电压(Vw)变成更负电压至一预 定负电压(Vx),所述第一n型通道晶体管32的栅极电压(Vs)(即所述第二n型通道晶体管34 的栅极电压)也随之降低而低于一参考电压(VREF)(即所述第二n型通道晶体管34的阈值电 压)时，所述第二n型通道晶体管34将关闭，而所述输出端38的电压将由低电平转换为高 电平，而经过两个串联反相器52、 54的输出电压(VouT)为髙电平。特定而言，所述第一电流源42提供给所述第一ii型通道晶体管32的电流大于所述第 二电流源44提供给所述第二n型通道晶体管34的电流，且所述第二n型通道晶体管34的源 极接地。因此，当所述第一n型通道晶体管32的栅极电压(Vs)(即所述第二n型通道晶体管 34的栅极电压)降低至所述参考电压(VREF)(即所述第二n型通道晶体管34的阈值电压)时， 耦接于所述第一n型通道晶体管32的源极的待测电压(VN)必须为一负电压(Vx)。如此，通 过改变所述第一 电流源42提供给所述第一n型通道晶体管32的电流与所述第二电流源44 提供给所述第二n型通道晶体管34的电流的比值，即可改变所述负电压(Vx)的数值。图7例示本发明第二实施例的负电压检测器30'。与图5所示的负电压检测器30使用匹 配的第一n型通道晶体管32与第二n型通道晶体管34相比较，图7的负电压检测器30'使用 的第一n型通道晶体管32'与第二n型通道晶体管34'并不匹配。特定而言，所述第一n型通 道晶体管32'的宽长比(M-l)小于所述第二n型通道晶体管34'的宽长比(M-M)。所述第二n 型通道晶体管34'也可由M个并联的第一n型通道晶体管32'(宽长比M-l)构成。所述第一电流源42'提供至所述第一n型通道晶体管32'的电流等于所述第二电流源 44'提供至第二n型通道晶体管34'的电流，即所述第一p型通道晶体管匹配于所述第二p型 通道晶体管。所述第一n型通道晶体管32'的宽长比(M-l)小于所述第二n型通道晶体管34' 的宽长比(M-M),且所述第二n型通道晶体管34的源极接地。因此，当所述第一n型通道 晶体管32'的栅极电压(Vs)(即所述第二n型通道晶体管34的栅极电压)降低至所述参考电 压(VREF)(即所述第二n型通道晶体管34的阚值电压)时，耦接于所述第一n型通道晶体管 32'的源极的待测电压(VN)必须为一负电压(Vx).如此，通过改变所述第一n型通道晶体
管32'与所述第二n型通道晶体管34'的宽长比的比值，即可改变所述负电压(Vx)的数值。本发明的技术内容及技术特点已揭示如上，然而所属领域的技术人员仍可能基于本 发明的教示及揭示而作种种不背离本发明精神的替换及修改。因此，本发明的保护范围 应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修改，并为所附的 权利要求书所涵盖。
权利要求
1.一种负电压检测器，其特征在于包含一第一n型通道晶体管，其栅极耦接于漏极；一第二n型通道晶体管，其栅极耦接于所述第一n型通道晶体管的栅极；一第一电流源，耦接于所述第一n型通道晶体管的漏极；一第二电流源，耦接于所述第二n型通道晶体管的漏极一输出端，耦接于所述第二n型通道晶体管的漏极；以及一输入端，耦接于所述第一n型通道晶体管的源极，其控制所述第二n型通道晶体管的开关而改变所述输出端的输出电压。
2. 如权利要求l所述的负电压检测器，其特征在于所述第一电流源的输出电流大于所 述第二电流源的输出电流。
3. 如权利要求2所述的负电压检测器，其特征在于所述第一n型通道晶体管匹配于所述 第二n型通道晶体管。
4. 如权利要求2所述的负电压检測器，其特征在于所述第一电流源包含一第一p型通道 晶体管，所述第二电流源包含一第二p型通道晶体管。
5. 如权利要求4所述的负电压检測器，其特征在于所述第一p型通道晶体管与所述第二 p型通道晶体管形成一电流镜。
6. 如权利要求4所述的负电压检测器，其特征在于所述第一p型通道晶体管的宽长比大 于所述第二P型通道晶体管的宽长比。
7. 如权利要求4所述的负电压检測器，其特征在于所述第一p型通道晶体管与所述第二 p型通道晶体管的源极耦接于一电压源。
8. 如权利要求l所述的负电压检测器，其特征在于所述第一电流源的输出电流等于所 述第二电流源的输出电流。
9. 如权利要求8所述的负电压检測器，其特征在于所述第一n型通道晶体管的宽长比小 于所述第二n型通道晶体管的宽长比。
10. 如权利要求8所述的负电压检測器，其特征在于所述第一电流源包含一第一p型通道 晶体管，所述第二电流源包含一第二p型通道晶体管。
11. 如权利要求10所述的负电压检测器，其特征在于所述第一p型通道晶体管与所述第 二p型通道晶体管形成一电流镜。
12. 如权利要求10所述的负电压检测器，其特征在于所述第一p型通道晶体管匹配于所述第二p型通道晶体管.
13. 如权利要求10所述的负电压检测器，其特征在于所述第一p型通道晶体管与所述第 二p型通道晶体管的源极耦接于一电压源.
14. 如权利要求l所述的负电压检測器，其特征在于另外包含两个串联的反相器，耦接 于所述输出端。
15. 如权利要求l所述的负电压检測器.其特征在于所述第二n型通道晶体管的源极接 地。
16. 如权利要求l所述的负电压检测器，其特征在于所述第一n型通道晶体管与所述第二 n型通道晶体管为髙压NMOS晶体管。
17. 如权利要求l所述的负电压检測器，其特征在于另外包含一负电压隔离元件，设置 于第一电流源与所述第一n型通道晶体管之间。
18. 如权利要求17所述的负电压检湖器，其特征在于所述负电压隔离元件包含一p型通 道晶体管，其源极耦接于所述第一电流源，且其漏极耦接于所述第一n型通道晶体 管的漏极。
19. 如权利要求17所述的负电压检測器，其特征在于所述p型通道晶体管为髙压PMOS 晶体管。
20. 如权利要求l所述的负电压检测器，其特征在于所述第一n型通道晶体管与所述第二 n型通道晶体管形成一源随器。
全文摘要
一种负电压检测器包含一栅极与漏极耦接的第一n型通道晶体管、一栅极耦接于所述第一n型通道晶体管的栅极的第二n型通道晶体管、一耦接于所述第一n型通道晶体管的漏极的第一电流源、一耦接于所述第二n型通道晶体管的漏极的第二电流源、一耦接于所述第二n型通道晶体管的漏极的输出端以及一耦接于所述第一n型通道晶体管的源极的输入端。所述第一n型通道晶体管的栅极电压(即所述第二n型通道晶体管的栅极电压)取决于其源极电压(即输入端的电压)，因此可通过控制所述输入端的电压而开关所述第二n型通道晶体管，改变所述输出端的输出电压。
文档编号G01R19/165GK101153880SQ20061014041
公开日2008年4月2日 申请日期2006年9月30日 优先权日2006年9月30日
发明者叶俊良, 许智旗, 黄照兴 申请人:台湾类比科技股份有限公司