专利名称：测试电路板架构的制作方法
技术领域：
本实用新型相关于测试电路板架构，尤指一种用来防止待 须、j试芯片位置放置错误的测试电路板架构。
背景技术：
为了确保集成电路(integrated circuit, IC)出货时的品质， 在完成制造过程之后， 一般都会对每一个IC执行测试，制造商 会依据对IC执行测试的结果，来决定此IC是否合格，并据以判 断是否可将此IC供应给下游的厂商。请参阅图1,图l所示为已知技术用来执行IC量产测试的测 试架构示意图。如图l所示，在此一测试架构中，是使用测试机 (tester )IO来作为测试一待测试元件(Device Under Test, DUT ) 221~ 224的工具。其中，待测试元件221 ~ 224可为 一待测试的 集成电路(IC),而为了测试方^f吏，待测试元件221 ~ 224通常置 放于一支持器(Handler) 20上。请参阅图l以及图2，图2所示为已知技术用来执行IC量产测 试的测试电鴻4反架构的示意图。如图1以及图2所示，在待测试 元件221 ~ 224的测试过程中，通常先将待测试元件221 ~ 224置 放于支持器20上的转接板32，将待测试元件221 ~ 224的每一个 管脚(PIN)耦接于转接板32所包括的连接插槽321 ~ 324其分别 具有的端子P1 ~ P17以及Pnc后，再由转接板32上的连接插槽 321 ~ 324耦接至测试机IO上的乘载^反34所包括的接合插槽 341 ~ 344具有的插孔S1 ~ S17以及Snc,其中，每一个待测试元 件221 ~ 224所耦接的连接插槽321 ~ 324皆需通过一条连接线 (CABLE) 361 ~ 364连接到其对应的接合插槽341 ~ 344，借此传递测试机10的测试信号以及待测试元件2 21 ~ 2 2 4所产生的输出 信号，以判断^f争测试元件221 ~ 224是否通过测试。在此举有4个待测试元件为例，如果要测试4个待测试元件 221 ~ 224时，则需要4条连接线361 ~ 364相对应的耦接至连接插 冲曹321 ~ 324以及4姿合4#冲曹341 ~ 344，又4叚i殳每一个4寺i;则i式元4牛 221 ~ 224均具有18个管脚时，则每一条连接线361 ~ 364内又必 须包括有18条子传输线，分别相对应耦接至连接插槽321 ~ 324 以及4妄合插槽341 ~ 344所包括的端子P1 ~ P17及Pnc以及插孔 S1 S17及Snc,因此，总计需要72条子传输线才能顺利进行测 试，由于每个连接插槽321 ~ 324以及接合插槽341 ~ 344所包括 的端子P1 ~ P17及Pnc以及插孔S1 ~ S17及Snc的位置皆相同，所 以在这种情况下，非常容易发生子传输线连接错误的现象，此 外，也由于每个端子P1 ~ P17及Pnc以及插孔S1 ~ S17及Snc的位 置皆相同，因此亦有可能会发生即使连接错误，测试机10却判 定待代测试元件221 ~ 224通过测试的情形，进而影响测试结果 的正确性，而产生无法正确完成对待测试元件221 ~ 224进行测 试的问题。实用新型内容因此，本实用新型的目的之一，在于提供一种测试电路板 架构可用防止待测试芯片位置放置错误，以提升芯片测试的便 利性以及芯片测试的准确性，以解决已知技术所面临的问题。本实用新型提供一种测试电路板架构，使用于包括有一测 试机(图未示)以及一支持器(图未示)的一测试系统中。测试电路 板架构用以传递该测试机所产生的多个测试信号，以对置放于 该支持器上的至少二待测试元件进行测试。测试电路板架构包 括有一转接板、 一乘载板以及至少二连接接口 。转接板耦接于该支持器，其设置有至少二连接插槽，该至少二连接插槽分别 耦接于该至少二待测试元件，所述连接插槽分别包括多个连接 端子以及一判断端子。乘载板耦接至该测试机，其设置有至少 二接合插槽，所述接合插槽分别包括多个接合插孔以及一判断 插孔，该至少二接合插槽对应于该至少二连接插槽而设置，而 所述判断插孔对应于所述判断端子而设置。至少二连接接口， 耦接于该至少二连接插槽以及该至少二接合插槽之间，用以传 递该多个测试信号以对该至少二待测试元件进行测试。其中所 述判断插孔的位置与其所对应的该判断端子的位置相对应。本实用新型所述的测试电路板架构，所述连接插槽包括一 第 一 连接插槽以及 一 第二连接插槽，该第 一 连接插槽包括 一 第 一判断端子，该第二插槽包括一第二判断端子，其中该第一判 断端子位于相对于该第 一 连接插槽的 一 第 一 相对位置，而该第 二判断端子位于相对于该第二连接插槽的 一 第二相对位置。本实用新型所述的测试电路板架构，所述测试信号中包括 有至少二判断信号，用以判断所述判断端子是否分别耦接于其 所对应的所述判断插孔，以进 一 步判断所述待测试元件是否正 确连4妻至该测试才几。本实用新型所述的测试电赠一反架构，当该测试^L判断所述 判断端子并未分别耦接于其所对应的所述判断插孔时，则进一 步产生一警示信息。本实用新型所述的测试电路板架构，该至少二连接接口分 别包括有多条子连接线，该多条子连接线用以分别将该多个连 接端子以及该判断端子分别耦接于相对应的所述接合插孔以及 该判断插孔，以传递该多个测试信号。本实用新型所述的测试电路板架构，该至少二连接接口分 别为一总线。本实用新型所述的测试电路板架构，该多个连接端子的个 数大于该待测试元件所包括的多个管脚的个数。本实用新型所述的测试电^各才反架构，该4寺测试元件为 一 集 成电路。本实用新型所述的测试电錄j反架构，该乘载斧反为一印刷电路板。本实用新型所述的测试电路板架构，该转接板为 一 印刷电路板。本实用新型所述的测试电路板架构，可提升芯片测试的便 利性以及芯片测试的准确性。
图l所示为已知技术用来执行IC量产测试的测试架构示意图。图2所示为已知技术用来执行IC量产测试的测试电路板架 构的示意图。图3所示为本实用新型所提出测试电路板的示意图。
具体实施方式
请参阅图3 ,图3所示为本实用新型所提出测试电路板的示 意图。如图3所示，本实用新型揭露一种测试电路板架构50,使 用于包括有一测试机(图未示)以及一支持器(图未示)的一测试 系统中。测试电赠j反架构50用以传递测试积"图未示)所产生的 多个测试信号，以对置放于支持器(图未示)上的至少四个待测 试元件(图未示)进行测试，并将待测试元件(图未示)根据该测试 信号所产生的输出信号回传至测试机(图未示)以判别该待测元 件的测试结果。测试电路板架构50包括有 一 转接板52 、 一乘载板54以及至 少四个连接接口 561 564。转接板52耦接于支持器(图未示)， 其设置有至少四个连接插槽521 524,至少四个连接插槽521 524分别耦接于至少四个待测试元件(图未示)，所述连接插槽 521 524分另l！包括多个连接端子Pl P17以及 一 判断端子 Pnci Pnc4。乘载板54耦接至测试机(图未示)，其设置有至少四 个接合插槽541 544，所述接合插槽541 544分别包括多个接 合插孔S1 S17以及一判断插孔Sn。 Snc4,该至少四个接合插 槽541 544对应于该至少四个连接插槽521 524而设置，而所 述判断插孔SNC, SNC^t应于所述判断端子PNC, PNC4而设置。 至少四个连接接口 561 564耦接于该至少四个连接插槽521 524以及该至少四个接合插槽541 544之间，用以传递多个测试 信号以对该至少四个待测试元件(图未示)进4亍测试。该至少四 个待测试元件(图未示)中每 一 个待测试元件为 一 集成电路 (Integrated Circuit, IC)。其中，所述判断插孔SNC的位置相对应于其所对应的判断端子Pnc的位置。于一实施例中，所述连接插槽521 524包括有一 第 一连接插槽521以及一第二连接插槽522,第一连接插槽521 包括一第一判断端子Pn。，该第二连接插槽522包括一第二判断 端子PNC2,其中第 一 判断端子Pn。位于相对于第 一 连接插槽521的 一 第 一相对位置，而第二判断端子Pnc2位于相对于第二连接插槽522的一第二相对位置。其中，所述连接插槽521 524所分 别包括的判断端子PNC1 Pnc4位于该连接插槽521 524的相对位置皆不相同。通过每一个判断端子PNd Pwc4的位置不同，即可防止连接插槽521 524错误连接并非其所对应的接合插槽 541 544的问题发生。此外，所述测试信号中包括有至少四个判断信号，用以判断所述判断端子PNd PNC4是否耦接于其所分别对应的所述判 断插孔Sn。 Snc4,以进一步判断所述待测试元件(图未示)是否 正确连接至测试木L (图未示)。当测试才几(图未示)判断所述判断端 子PNC1 PNC4并未耦接于其所分别对应的所述判断插孔SNC1 S^4时，则进一步产生一警示信息，表示待测试元件(图未示) 连接错误。该至少四个连接接口 561 564分别包括有多条连接线(图 未示)，该多条连接线(图未示)用以分别将多个连接端子P1 P17以及判断端子PN。 PNC4耦接于多个接合插孔S1 S17以及 判断插孔Sn。 Snc4,以传递该多个测试信号。其中该至少四 个连4妄4妻口 561 564分别为一总线。而该多个连4妻端子P1 P17的个数大于待测试元件(图未示)所包括的多个管脚(PIN)的 个数。于一实施例中，乘载板54以及转接板52分别为一印刷电 路板。在本实用新型的各个实施例中，本实用新型的测试电路板 架构将每 一 个连接插槽以及接合插槽中原本位于相同位置的端 子以及插孔的位置进行重新配置，将每 一 个连接插槽以及接合 插槽所包括的判断端子及判断插孔分别设置在不同的位置，借 此即可防止待测试芯片连接错误的状况，进一步防止即使连结 错误却还误判待测试元件通过测试的情形的发生。相较于已知 技术的测试电絲^反架构，本实用新型各实施例的测试电踏^反架 构可以有效的提升芯片测试的准确性。以上所述^又为本实用新型较佳实施例，然其并非用以限定 本实用新型的范围，任何熟悉本项技术的人员，在不脱离本实 用新型的精神和范围内，可在此基础上啦文进一步的改进和变化， 因此本实用新型的保护范围当以本申请的权利要求书所界定的 范围为准。附图中符号的简单说明如下10: 测试机 20:支持器221 ~ 224:《寺观'H式元4牛32、 52:转接板34、 54:乘载板50: 测试电錄4反架构321 ~ 324、 521 ~ 524:连接插槽341 ~ 344、 541 - 544:接合插槽361 ~ 364: 连接线561 ~ 564:连接接口PI ~ P17:连4妄端子SI ~ S17:接合插孔PNC1~PNC4:判断端子 SNC1~SNC4:判断插孔。
权利要求1.一种测试电路板架构，其特征在于，使用于包括有一测试机以及一支持器的一测试系统中，该测试电路板架构用以传递该测试机所产生的多个测试信号，以对置放于该支持器上的至少二待测试元件进行测试，其中该测试电路板架构包括有一转接板，耦接于该支持器，其设置有至少二连接插槽，该至少二连接插槽分别耦接于该至少二待测试元件，所述连接插槽分别包括多个连接端子以及一判断端子；一乘载板，耦接至该测试机，其设置有至少二接合插槽，所述接合插槽分别包括多个接合插孔以及一判断插孔，该至少二接合插槽对应于该至少二连接插槽而设置，而所述判断插孔对应于所述判断端子而设置；以及至少二连接接口，耦接于该至少二连接插槽以及该至少二接合插槽之间，用以传递该多个测试信号以对该至少二待测试元件进行测试。
2. 根据权利要求l所述的测试电路板架构，其特征在于， 所述判断插孔的位置与其所对应的该判断端子的位置相对应。
3. 根据权利要求2所述的测试电路板架构，其特征在于， 所述连接插槽包括 一 第 一 连接插槽以及 一 第二连接插槽，该第 一连接插槽包括一 第 一判断端子，该第二插槽包括一第二判断 端子，其中该第 一判断端子位于相对于该第 一连接插槽的 一 第 一相对位置，而该第二判断端子位于相对于该第二连接插槽的 一第二相对位置。
4. 根据权利要求2所述的测试电路板架构，其特征在于， 所述测试信号中包括有至少二判断信号，用以判断所述判断端 子是否分别耦接于其所对应的所述判断插孔，以进 一 步判断所 述待测试元件是否正确连接至该测试才几。
5. 根据权利要求l所述的测试电路板架构，其特征在于，该至少二连接接口分别包括有多条子连接线，该多条子连接线 用以分别将该多个连接端子以及该判断端子分别耦接于相对应 的所述接合插孔以及该判断插孔，以传递该多个测试信号。
6. 根据权利要求5所述的测试电路板架构，其特征在于， 该至少二连4妻4妻口分别为 一 总线。
7. 根据权利要求l所述的测试电路板架构，其特征在于， 该多个连接端子的个数大于该待测试元件所包括的多个管脚的 个数。
8. 根据权利要求l所述的测试电路板架构，其特征在于， 该待测试元件为 一集成电^^。
9. 根据权利要求l所述的测试电路板架构，其特征在于， 该乘载板为 一印刷电赠^反。
10. 根据权利要求l所述的测试电路板架构，其特征在于， 该转接板为 一印刷电路板。
专利摘要本实用新型揭露一种测试电路板架构，使用于包括有一测试机以及一支持器的测试系统中，测试电路板架构用以传递测试机所产生的多个测试信号，以对置放于支持器上的至少二待测试元件进行测试。其包括有一转接板、一乘载板以及至少二连接接口。转接板耦接于支持器，设置有至少二连接插槽，分别耦接于至少二待测试元件。乘载板耦接至测试机，设置有至少二接合插槽，至少二接合插槽对应于至少二连接插槽而设置。至少二连接接口耦接于至少二连接插槽以及至少二接合插槽之间，用以传递多个测试信号以对至少二待测试元件进行测试。本实用新型可提升芯片测试的便利性以及芯片测试的准确性。
文档编号G01R31/28GK201122174SQ20072031012
公开日2008年9月24日 申请日期2007年12月4日 优先权日2007年12月4日
发明者滕贞勇, 甘少天, 陈昱升 申请人:普诚科技股份有限公司