集成电路中的电压检测电路以及产生触发标志信号的方法

专利名称：：集成电路中的电压检测电路以及产生触发标志信号的方法集成电路中的电压检测电路以及产生触发标志信号的方法
技术领域：
4^>开一般涉及集成电路中的电压检测电路领域。具体而言，本公开被指向集成电路中的电压检测电路以及产生触发标志(triggerflag)信号的方法。
背景技术：
：在集成电路中，模拟、数字或混合信号电路具有一范围的供电电压，在该范围内，它们如所预料地且可靠地运行。因此，集成电路典型地包含用于在其加电序列(powerupsequence)中对电源进行监视的供电电压检测电路。具体而言，在集成电路的加电序列中，供电电压将用几百个毫秒达到其希望值。另外，供电电压可能以非单调的方式渐渐上升，即供电电压在其渐渐上升的同时可能轻孩i地摆动上升和下降，直到其达到稳定的希望电压等级。这是因为在加电序列中多个电路按顺序激活，且可能导致对电源的需求以非线性的方式变化。因此，使用电压检测电路以检测供电电压何时已达某个最小值并产生对一个或一个以上的有兴趣的电路的电子指标(例如触发标志)，该指标是达到安全最小运行电压的指标。传统的供电电压检测电路通常亂t装置的电压阈值(Vt)—一例如场效应管(FET)装置的Vt—一的倍数。在这种方案中，当供电电压达到例如Vtxl或Vtx2的值时，产生触发标志。然而，装置的Vt随着过程、电压和温度变化而改变，因此，使用Vt的倍数不是建立电压检测电路的稳定方法。具体而言，由于Vt值可能随着过程、电压和温度变化+/-300—一450mV，用于产生Vt的倍数的晶体管堆(stack)所产生的触发电压可能在几百毫伏(mV)范围内变化。至少出于这些原因，为了提供与传统的基于Vt的电压检测电路相比具有更加如所预料且稳定的触发标志信号的电压检测电路，存在对集成电路中的电压检测电路以及产生触发标志信号的方法的需求。
发明内容在一个实施例中，^^开被指向一种集成电路芯片。该集成电路芯片包含用于向功能电路供给供电电压的电源网络。该集成电路芯片还包含触发电路，触发电路包含第一分压器堆，其包含与电源网络电气连通的第一输入以及用于提供第一分压输出电压的第一内节点。触发电路还包含第二分压器堆，其与第一分压器堆并联电气耦合到电源网络，并具有与供电电压的非线性关系。第二分压器堆包含与电源网络电气连通的第二输入以及用于供给第二分压输出电压的第二内节点。输出电路与第一内节点以及第二内节点电气连通，并被可操作地配置为作为第一分压输出电压与第二分压输出电压的函数产生数字触发标志。在另一实施例中，本公开被指向一种集成电路。该集成电路包含用于向功能电M给供电电压的电源网络，该集成电路还包含触发电路，触发电路包含第一分压器堆，其包含与电源网络电气连通的第一输入以及用于提供第一分压输出电压的第一内节点。触发电路还包含第二分压器堆，其与第一分压器堆并联电气耦合到电源网络。第二分压器包含彼此串联电气连接以限定用于拔，供第二分压输出电压的第二内节点的第一漏电电容器(该电容器包含与电源网络电气连通的第二输入)与第二漏电电容器。输出电路与第一内节点以及第二内节点电气连通，并4皮可操作地配置为作为第一分压输出电压与第二分压输出电压的函数产生数字触发标志。在又一实施例中，本公开被指向另一集成电路，该集成电路包含电压触发电路，该触发电路包含用于提供第一分压电压的第一分压器堆。第一分压器堆包含具有第一栅极氧化物层的第一场效应管以及具有第二栅极氧化物层的第二场效应管。第一场效应管和第二场效应管串联电气耦合以限定第一内节点并提供包含通过第一栅极氧化物层与笫二栅极氧化物层的电流隧穿(currenttunneling)的第一电流路径。电压触发电路还包含用于提供第二分压电压的第二分压器堆。第二分压器堆与第一分压器堆并联电气连接。第二分压器堆包含具有第三栅极氧化物层的第三场效应管以及具有第四栅极氧化物层的第四场效应管。第三场效应管和第四场效应管串联电气耦合以限定第二内节点并提供包含通过第三栅极氧化物层与第四栅极氧化物层的电流隧穿的第二电流路径。在另一实施例中，本公开被指向产生触发标志信号的方法。该方法包含对供电电压进行分压以提供第一分压电压输出，该输出具有第一分压输出电压相比于供电电压的第一曲线(profile)。对供电电压进行分压以提供第二分压电压，第二分压电压具有第二分压电压相比于供电电压的第二曲线，第二曲线在一个交叉电压上与第一曲线交叉。当第二分压电压基本上等于第一分压电压时，开始J^数字触发标志的发布。出于说明本发明的目的，附图示出了本发明一个或一个以上的实施例的实施形态。然而，应当明了，本发明不限于附图所示的具体布置和手段。在附图中图1示出了集成电路的功能框图，该电路包含用于产生如所预料且稳定的触发标志信号的隧穿装置电压检测电路；图2示出了图1的隧穿装置电压检测电路的原理图3示出了在图2的隧穿装置电压检测电路的两隧穿装置堆的第二个中对于多种装置比的示例性中间节点vs供电电压的曲线图4为一图表，其示出了作为栅极电压的函数的高Vt、正常Vt、低Vt以及极低Vt装置的相对的隧穿电流；以及图5示出了图1与2的隧穿装置电压检测电路的示例性触发电压曲线图。具体实施例方式现在参照附图，图l示出了本发明的集成电路10，其可在集成电路芯片12上制造并包含至少一个根据^/^开制造的隧穿装置(TD)电压检测电路14。如下面具体介绍的那样，TD电压检测电路14通常包含第一装置堆16和第二装置堆18，第一装置堆16包含第一输出电压节点VI,该节点具有随供电电压(此处为VDD)线性变化的第一电压，第二装置堆18包含第二输出电压节点V2,该节点具有随电压VDD非线性变化的第二电压的(为方侵起见也用"V2"表示)。(为方便起见，特定电压节点和该节点上的电压用同样的符号表示，例如电压节点Vl具有第一电压VI,电压节点V2具有第二电压V2，等等。)TD电压检测电路14可按照特定设计的需要被电气连接到集成电路10内的一个或一个以上的逻辑电路、模拟电路和/或混合信号电路(未示出)。本领域技术人员可容易地想到可与TD电压检测电路14一起使用的多种电路。TD电压检测电路14还可包含差动运算放大器(op-amp)电路20和电流镜电路22,集成电路10可进一步包含电力网络24，其可以为用于向(除其他电路外)隧穿装置电压检测电路14供给运行电压(例如电压VDD或其任意倍数)的配电网络。集成电路10可由例如对集成电路芯片12内的电力网络24的输入进行馈送的电源26供电。电源26可为例如外部直流(DC)电源。非零稳态供电电压VDD值的实例可包含但不限于1.0、1.2以及3，3伏。如同下面具体介绍的那样，TD电压检测电路14通常如下运行。当电源26被首先启动时，供电电压VDD开始为零伏，接着，上升到预定的非零稳态值。第一与第二装置堆16、18(它们分别输出线性的第一电压VI和非线性的第二电压V2)4皮i殳计为^f吏得在供电电压VDD的第一特定非零值上，第一与第二电压的上升电压曲线彼此在第二特定非零值上交叉。当运算放大器电路20检测到此第二特定非零值时(通过检测第一与第二电压VI、V2何时相等)，运算放大器电路可向适当的电路(未示出)输出触发标志TRIGGERFLAG,其表示VDD已经达到支持集成电路10的可运行性的适当等级。设计者可分别选择特定应用所需的第一与第二电压VI与V2以及供电电压VDD的第一与第二特定非零值，并相应地设计TD电压检测电路14的元件。图2示出了图1中用于产生如所预料且稳定的触发标志信号TRIGGERFLAG的TD电压检测电路14的特定实施例。在本实施例中，第一装置堆16可包括以电流隧穿模式偏置的两个类似的晶体管的堆，以便构成第一分压器电路。在一个实例中，第一装置堆16包括在VDD与地之间串联电气连接以便以电流隧穿模式偏置的n型晶体管Nl与N2。在该实例中，中间电压节点VI上的第一电压VI基本上等于供电电压VDD的一半。晶体管N1的体节点(bulknode)B被电气连接到第一电压节点VI，晶体管N2的体节点B被电气连接到地。在替代实施例中，第一装置堆16可由电阻分压器网络构成。另外注意，第一电压VI不限于供电电压VDD的一半，相反，可将构成第一装置堆的装置的大小设计为使得第一电压V1等于供电电压VDD的任何的一部分。在本实例中，晶体管N1、N2具有基本上相等的氧化物厚度、基本上相等的电压阈值(Vt)、基本上相等的氧化物面积。氧化物厚度的范围使得隧穿电流可流过各晶体管N1、N2。该范围可为大约4.0nm到大约0.8nm。在一个实例中，各晶体管Nl、N2的氧化物厚度为1.40nm。Vt的范围可为大约100mV到大约400mV，其可祐:认为是对于这种装置的典型或正常Vt范围。在一个实例中，各晶体管N1、N2的正常Vt可以为0.347V。氧化物面积可用以微米测量的通道(channel)宽度(W)和长度(L)表达。对晶体管N1、N2的氧化物面积的唯一要求是各自为具有至少1.0微米xl.O微米的尺寸的至少1.0平方微米。该条件允许晶体管Nl、N2的Vt不依赖于W/L比的变化。在一个实例中，各晶体管Nl与N2的W/L比可为50.0微米/10.0微米。由于晶体管N1、N2的氧化物面积相等，晶体管N1两端的电压等于晶体管N2两端的电压，因此，第一电压V1基本上等于供电电压VDD的一半。因此，第一电压Vl具有与VDD的线性关系。第二装置堆18可包含串联电气连接在VDD与地之间且以电流隧穿模式偏置的两个不同的nFETN3与N4的堆，以^更构成第二分压器电路。中间电压节点V2位于晶体管N3、N4之间。对应的各晶体管N3、N4的体节点B可被电气连接到地。在一个实施例中，晶体管N3、N4具有基本上相同的氧化物厚度，但具有不相等的氧化物面积和不相等的vt。类似于第一装置堆16的晶体管N1、N2，晶体管N3、N4的氧化物厚度范围可以为例如大约4.0nm到大约0.8nm。在一个实例中，各晶体管N3、N4的氧化物厚度为1.4nm。在本实例中，类似于晶体管Nl、N2，N3可以考虑为正常Vt装置。然而，与各晶体管N1、N2、N3相比，晶体管N4可以考虑为低Vt或极低Vt装置。低Vt范围可以考虑为大约O.OmV到大约200mV。在一个实例中，晶体管N4的低Vt可以为0.128V。极低Vt范围可以考虑为大约-200mV到大约100mV。在一个实例中，晶体管N4的极4氐Vt可为0.026V。作为替代的是，与晶体管N3相比，晶体管N4可以考虑为高Vt装置。高Vt范围可以为大约300mV到大约600mV。在一个实例中，晶体管N4的高Vt可以为0,573V。由于晶体管N1、N2、N3、N4具有仅为l.OV的一部分的Vt，当供电电压VDD为l.O伏或以下时，TD电压基准电路14内有着足够的电压裕量以允许装置运行。类似于晶体管Nl、N2，对晶体管N3、N4的氧化物面积的唯一要求是各自为具有至少1.0xl.O微米的尺寸的至少l.O平方微米。在一个实例中，晶体管N3的W/L比可以为130.0微米/10.0微米，晶体管N4的W/L比可以为200.0微米/2.0微米。由于晶体管N3与N4的Vt不相等，晶体管N3、N4的栅极隧穿电流特性不同，因此，晶体管N3两端的电压不等于晶体管N4两端的电压。因此，第二电压V2具有与供电电压VDD的非线性关系，且第二电压V2因此不简单等于供电电压VDD的一半。运算放大器电路20可以为用于检测两电压之间的差并输出作为此差的函数的信号的差动运算放大器电路。运算放大器电路20可包含标准、高增益运算放大器OP-AMP，其负输入由第一装置堆16的第一电压VI经由隔离电阻器Rl馈送，其正输入由第二装置堆18的第二电压V2经由隔离电阻器R2馈送。运算放大器电路20还可包含输出电路30，该电路包含OP-AMP的输出并馈送n型/p型晶体管对N5、Pl,该对的中间节点净皮电气连接到变换器/緩冲器(INV)，其输出又为数字触发信号TRIGGERFLAG。晶体管P1可由电流镜电路22的输出控制，电流镜电路22对于晶体管Pl提供恒定的电流源。运算放大器OP-AMP的输出为这样的电压等级其等于第二电压V2减去第一电压VI,且因此，由运算放大器控制的晶体管N5在第二电压V2大于第一电压VI时开通。变换器/緩沖器INV用于将晶体管N5、Pl之间的节点上的电压转换为清洁的数字信号，即触发信号TRIGGERFLAG，其可馈送标准模拟、数字或混合信号电路(未示出)。具体而言，在加电序列过程中，触发信号TRIGGERFLAG在一开始为逻辑零，随着供电电压VDD逐渐上升，触发信号TRIGGERFLAG在第二电压V2基本上等于或大于第一电压VI的瞬间4转变为一。电流镜电路22可包含电流源28，其馈送例如n型/p型晶体管对N6、P2。晶体管P2的输出为受到调节的电压等级，其可用于调节经过类似的pFET装置(例如晶体管Pl)的电流。类似地，电流源28的输出为受到调节的等级，其可用于调节经过nFET装置(例如晶体管N6)的电流。另外，电流源28可提供用于运算放大器OP-AMP的电流镜基准电源。对于运算放大器电路20发布触发信号TRIGGERFLAG的触发点可作为N3/N4装置比(即晶体管N3、N4各自的氧化物面积的比)的函数而变化。因此，在晶体管N3的氧化物面积保持恒定的情况下，可通过调节晶体管N4的氧化物面积、由此改变N3/N4装置比而改变触发信号TRIGGERFLAG的触发点。例如，对于供电电压VDD为1伏的触发点，N3/N4装置比,皮设置为4吏得第一与第二电压VI、V2的曲线交叉点为希望的触发点电压除以二，其在本实例中为l伏除以2，即0.5伏。下面结合图3介绍N3/N4装置比以及结果得到的第一与第二电压VI、V2的曲线交叉点的实例，并在下文中相对于图5介绍一个触发点的实例。图3示出了示例性中间节点vs供电电压曲线图30，其示出了不同的N3/N4装置比以及结果得到的图2的TD电压检测电路14的第一与第二电压VI、V2的曲线上的交叉点。具体而言，再次参照图2，当供电电压VDD逐渐上升时，中间节点vs基准节点电压曲线图30显示出如何仅存在一个非零点——在该点上，具有与供电电压VDD的线性关系的第一电压VI以及具有与供电电压VDD的非线性关系的第二电压V2相等一一的多个实例。该交叉点是第二装置堆18的N3/N4装置比的函数。中间节点vs基准节点电压曲线图30的x轴表示供电电压VDD的电压，y轴表示第一与第二电压V1、V2。中间节点vs基准节点电压曲线图30显示出V1电压斜线32的曲线图，其在各方案中基本上等于供电电压VDD的一半，因为其具有与供电电压VDD的线性关系，且晶体管N1、N2在本实例中具有同样的电压降。在第一实例中，中间节点vs基准节点电压曲线图30显示出第一V2电压斜线34的曲线图，其在点A上与VI电压斜线32交叉，在该点上，第一与第二电压V1、V2各自等于200mV，其为11.92的N3/N4装置比的结果。产生第一V2电压斜线34的电路条件的更多细节在下面的表1的实例No.l中示出。在第二实例中，中间节点vs基准节点电压曲线图30显示出第二V2电压斜线36的曲线图，其仅在点B上与V1电压斜线32交叉，在该点上，第一与第二电压VI、V2各自等于300mV，其为7.09的N3/N4装置比的结果。产生第二V2电压斜线36的电路条件的更多细节在下面的表1的实例No.2中示出。在第三实例中，中间节点vs基准节点电压曲线图30显示出第三V2电压斜线38的曲线图，其仅在点C上与VI电压斜线32交叉，在该点上，第一与第二电压VI、V2各自等于400mV，其为3.64的N3/N4装置比的结果。产生第三V2电压斜线38的电路条件的更多细节在下面的表1的实例No.3中示出。在第四实例中，中间节点vs基准节点电压曲线图30显示出第四V2电压斜线40的曲线图，其仅在点D上与VI电压斜线32交叉，在该点上，第一与第二电压VI、V2各自等于500mV，其为2.52的N3/N4装置比的结果。产生第四V2电压斜线40的电路条件的更多细节在下面的表l的实例No.4中示出。在第五实例中，中间节点vs基准节点电压曲线图30显示出第五V2电压斜线42的曲线图，其仅在点E上与VI电压斜线32交叉，在该点上，第一与第二电压VI、V2各自等于600mV，其为2.09的N3/N4装置比的结果。产生第五V2电压斜线42的电路条件的更多细节在下面的表1的实例No.5中示出。在第六实例中，中间节点vs基准节点电压曲线图30显示出第六V2电压斜线44的曲线图，其仅在点F上与VI电压斜线32交叉，在该点上，第一与第二电压VI、V2各自等于700mV，其为1.85的N3/N4装置比的结果。产生第六V2电压斜线44的电路条件的更多细节在下面的表1的实例No.6中示出。表l-电路条件与结果得到的电压VI、V2的实例<table>tableseeoriginaldocumentpage16</column></row><table>注意在所有实例中，Nl、N2、N3为正常Vt装置，N4为低Vt装置。图3的中间节点vs基准节点电压曲线图30和表1示出了如何修改例如第二装置堆18的N3/N4装置比允许第一电压VI等于第二电压V2的点(即交叉点)发生变化。通过这样4故，可为给定应用调节TD电压检测电路14的触发信号TRIGGERFLAG的触发点。表1示出了随着N3/N4装置比的减小，中间第二电压V2变得较大。这可通过在给定栅极电压下正常Vt装置的隧穿电流相比于低Vt装置的隧穿电流的差异来解释。图4中的栅极电流vs栅极电压曲线图45显示出对于高Vt(即高VtnFET曲线图46)、正常Vt(即正常VtnFET曲线图47)、低Vt(即低VtnFET曲线图48)、极低Vt(即极低VtnFET曲线图49)装置作为栅极电压的函数的栅极隧穿电流。对于给定的栅极电压，栅极氧化物面积每平方微米的电流随着装置的Vt减小而增加。可以看出，随着栅极电压增大，低Vt装置电流与正常Vt装置电流之间的这种差异减小。图1与2的电压检测电路在实质上为2X第一电压VI等于第二电压V2处的电压的VDD电压上输出标志，由于第一电压V1实质上为电压VDD的一半，通过装置N3的电流等于通过装置N4的电流，由此可见，装置N3两端的电压必然等于装置N4两端的电压，其等于第二电压V2。因此，装置N3、N4上的栅极到源^l/漏极电压相等，故它们的相对电流密度可通过检查图4中分别发现的正常Vt曲线和低Vt曲线来发现。低Vt装置(N4)的电流密度高于正常Vt装置(V3)的电流密度，故而由此可见，装置N4在相等的栅极到源极/漏极电压下对于相等的隧穿电流需要相对较小的装置面积。在较高栅极电压下，低Vt装置电流与正常Vt装置电流之间的差减小，故低Vt装置N4的面积必然被增大到高于较低栅极电压下它的值。N3/N4的装置比可由图4的电流密度曲线被调节为较高或较低，以便选择希望的VDD下的触发电压。再次参照图2，支持表1所示Nl、N2、N3、N4的W/L值的TD电压检测电路14的晶体管的W/L比实例如下Pl=3.0/1.0,P2=3.0/1.0，N5=1.0/1.0，N6=1.0/1.0。图5示出了示例性触发电压曲线图50，其示出了图1与2的TD电压检测电路14的性能。具体而言，图5的触发电压曲线图50示出了随着供电电压(例如电压VDD)逐渐上升并产生触发电压的第一与第二电压VI、V2。具体而言，触发电压曲线图50示出从0逐渐上升到2.0伏的电源信号52，以大约为供电电压52除以2的速率从0线性逐渐上升到1.0伏的VI信号54,从0伏非线性逐渐上升到第一电压VI等于第二电压V2的各交叉点A(最好的情况)、B(标称的)、C(最差的情况)的一组V2信号56(即最好情况、标称的、最差情况的信号)，沿着分别与点A、B、C相互关联的电源信号52在点D(最好的情况)、E(标称的)、F(最差的情况)上从逻辑零转变到逻辑一的一组触发信号58(即最好情况、标称的、最差情况的信号)。在本实例中，所希望的电源触发点在电源信号52等于1伏、N3的W/L为130/10、N4的W/L为51.58/10、结果得到的N3/N4装置比为(130x10)/(51.58x10)=2.52的情况下，故第一与第二电压V1、V2的交叉点大约为希望的电源触发点除以2，或0.5伏，这导致点D=0.996v、E=1.070v、F=1.131v的电源信号52电压值。在本实例中，触发信号58转变的可预测性落在电源信号52的大约135mV的窄范围内。在上文公开并在附图中示出了典型实施例。本领域技术人员将会明了，可在不脱离本发明的精神和范围的情况下对此处具体公开的内容进行多种《奮改、省略和增加。权利要求1.一种集成电路芯片，其包含电源网络，其用于向功能电路供给供电电压；以及触发电路，其包含第一分压器堆，其包含第一输入，其与所述电源网络电气连通；以及第一内节点，其用于提供第一分压输出电压；第二分压器堆，其与所述第一分压器堆并联电气耦合到所述电源网络，并具有与所述供电电压的非线性关系，所述第二分压器堆包含第二输入，其与所述电源网络电气连通；以及第二内节点，其用于提供第二分压输出电压；以及输出电路，其与所述第一内节点以及所述第二内节点电气连通，并被可操作地配置为产生作为所述第一分压输出电压以及所述第二分压输出电压的函数的数字触发标志。2.根据权利要求l的集成电路，其中，所述第二分压器堆包含彼此串联耦合以限定所述第二内节点的第一漏电电容器与第二漏电电容器。3.根据权利要求2的集成电路芯片，其中所述第一漏电电容器具有第一漏电电流，并包含具有第一栅极氧化物的第一晶体管，且所述第一漏电电流由通过所述第一栅极氧化物的电流隧穿提供；以及所述第二漏电电容器具有第二漏电电流，并包含具有第二栅极氧化物的第二晶体管，且所述第二漏电电流由通过所述第二栅极氧化物的电流隧穿提供。4.根据权利要求3的集成电路芯片，其中，所述第一晶体管为低电压阈值装置，所述第二晶体管为正常电压阈值装置。5.根据权利要求3的集成电路芯片，其中，所述笫一栅极氧化物具有第一面积，所述第二栅极氧化物具有不同于所述第一面积的第二面积。6.根据权利要求3的集成电路芯片，其中，所述第一分压器堆包含彼此串联耦合以限定所述第一内节点的第三漏电电容器与第四漏电电容器。7.根据权利要求6的集成电路芯片，其中所述第三漏电电容器具有第三漏电电流，并包含具有第三栅极氧化物的第三晶体管，且所述第三漏电电流由通过所述第三栅极氧化物的电流隧穿提供；且所述第四漏电电容器具有第四漏电电流，并包含具有第四栅极氧化物的第四晶体管，且所述第四漏电电流由通过所述第四栅极氧化物的电流隧穿提供。8.根据权利要求3的集成电路芯片，其中，所述输出电路包含差动放大器和响应于输出级控制电压的输出级装置，所述差动放大器用于接收并影响所述第一分压输出以及所述第二分压输出以便输出所述输出级控制电压。9.根据权利要求8的集成电路芯片，其中，所述输出电路被可操作地配置为当所述第二分压输出电压基本上等于所述第一分压输出电压时开始发起所述数字触发标志的输出。10.根据权利要求l的集成电路芯片，其中，所述输出电路包含差动放大器与响应于输出级控制电压的输出级装置，所述差动放大器用于接收并影响所述第一分压输出以及所述第二分压输出以便输出所述输出级控制电压。11.根据权利要求10的集成电路芯片，其中，所述输出电路被可操作地配置为当所述第二分压输出电压基本上等于所述第一分压输出电压时开始发起所述数字触发标志的输出。12.根据权利要求l的集成电路芯片，其中，所述第一分压输出电压基本上等于所述供电电压的一半。13.—种集成电路，其包含电源网络，其用于向功能电路供给供电电压；以及触发电路，其包含第一分压器堆，其包含第一输入，其与所述电源网络电气连通；以及第一内节点，其用于提供第一分压输出电压；第二分压器堆，其与所述第一分压器堆并联电气耦合到所述电源网络，并包含第一漏电电容器，其包含与所述电源网络电气连通的第二输入；以及第二漏电电容器，其与所述第一漏电电容器彼此串联连接，以便限定用于提供第二分压输出电压的第二内节点；以及输出电路，其与所述第一内节点以及所述第二内节点电气连通，并被可操作地配置为产生作为所述第一分压输出电压以及所述第二分压输出电压的函数的数字触发标志。14.根据权利要求13的集成电路，其中所述第一漏电电容器具有第一漏电电流，并包含具有第一栅极氧化物的第一晶体管，且所述第一漏电电流由通过所述第一栅极氧化物的电流隧穿提供；且所述第二漏电电容器具有第二漏电电流，并包含具有第二栅极氧化物的第二晶体管，且所述第二漏电电流由通过所述第二栅极氧化物的电流隧穿提供。15.根据权利要求14的集成电路，其中，所述第一晶体管为低电压阈值装置，所述第二晶体管为正常电压阁值装置。16.根据权利要求14的集成电路，其中，所述第一栅极氧化物具有第一面积，所述第二栅极氧化物具有不同于所述第一面积的第二面积。17.根据权利要求14的集成电路，其中，所述第一分压器堆包含彼此串联耦合以限定所述第一内节点的第三漏电电容器与第四漏电电容器。18.根据权利要求17的集成电路，其中所述第三漏电电容器具有第三漏电电流，并包含具有第三栅极氧化物的第三晶体管，且所述第三漏电电流由通过所述第三栅极氧化物的电流隧穿提供；且所述第四漏电电容器具有第四漏电电流，并包含具有第四栅极氧化物的第四晶体管，且所述第四漏电电流由通过所述第四栅极氧化物的电流隧穿提供。19.根据权利要求14的集成电路，其中，所述输出电路包含差动放大器和响应于输出级控制电压的输出级装置，所述差动放大器用于接收并影响所述第一分压输出以及所述第二分压输出以便输出所述输出级控制电压。20.根据权利要求19的集成电路，其中，所述输出电路被可操作地配置为当所述第二分压输出电压基本上等于所述第一分压输出电压时开始发起所述数字触发标志的输出。21.根据权利要求13的集成电路，其中，所述输出电路包含差动放大器与响应于输出级控制电压的输出级装置，所述差动》文大器用于接收并影响所述第一分压输出以及所述第二分压输出以便输出所述输出级控制电压。22.根据权利要求21的集成电路，其中，所述输出电路被可操作地配置为当所述第二分压输出电压基本上等于所述第一分压输出电压时开始发起所述数字触发标志的输出。23.根据权利要求13的集成电路，其中，所述第一分压输出电压基本上等于所述供电电压的一半。24.—种集成电路，其包含电压触发电路，其包含第一分压器堆，其用于提供第一分压电压，并包含第一场效应管，其具有第一栅极氧化物层；以及第二场效应管，其具有第二栅极氧化物层；其中，所述第一场效应管与所述第二场效应管串联电气耦合，以便限定第一内节点并提供包括通过所述第一栅极氧化物层以及所述第二栅极氧化物层的电流隧穿的第一电流路径；以及第二分压器堆，其用于提供第二分压电压，所述第二分压器与所述第一分压器并联电气连接并包含第三场效应管，其具有第三栅极氧化物层；以及第四场效应管，其具有第四栅极氧化物层；其中，所述第三场效应管与所述第四场效应管串联电气耦合，以便限定第二内节点并提供包括通过所述第三栅极氧化物层以及所述第四栅极氧化物层的电流隧穿的第二电流路径。25.根据权利要求24的集成电路，其还包含差动放大器，所述差动放大器被可操作地连接到所述第一内节点以及所述第二内节点中的各个，以便将所述第一分压电压与所述第二分压电压相互进行比较，并输出输出级控制信号。26.根据权利要求24的集成电路，其中，所述第三场效应管具有低阈值电压，所述第四场效应管具有正常阈值电压。27.—种产生触发标志信号的方法，其包含对供电电压进行分压以提供第一分压电压输出，该输出具有所述第一分压输出电压相比于所述供电电压的第一曲线；对所述供电电压进行分压以提供第二分压电压，该电压具有所述第二分压电压相比于所述供电电压的第二曲线，所述第二曲线在一个交叉电压上与所述第一曲线交叉；以及当所述笫二分压电压基本上等于所述第一分压电压时，开始发起数字触发标志的发布。28.根据权利要求27的方法，其中，对所述被调节电压进行分压以提供第二分压电压的步骤包含使用多个漏电电容器对所述被调节电压进行分压。29.根据权利要求28的方法，其中，对所述^皮调节电压进行分压以提供第二分压电压的步骤包含使用多个场效应管的栅极氧化物隧穿电流效应对所述被调节电压进行分压。30.根据权利要求27的方法，其中，对所述供电电压进行分压以提供第一分压电压输出的步骤包含基本上将所述供电电压分为一半。31.—种用于集成电路芯片设计过程的可机读介质中的设计结构，所述设计结构包含电源网络，其用于向功能电#给供电电压；以及触发电路，其包含第一分压器堆，其包含第一输入，其与所述电源网络电气连通；以及第一内节点，其用于提供第一分压输出电压；第二分压器堆，其与所述第一分压器堆并联电气耦合到所述电源网络，并具有与所述供电电压的非线性关系，所述第二分压器堆包含第二输入，其与所述电源网络电气连通；以及第二内节点，其用于提供第二分压输出电压；以及输出电路，其与所述第一内节点以及所述第二内节点电气连通，并被可操作地配置为产生作为所述第一分压输出电压以及所述第二分压输出电压的函数的数字触发标志。全文摘要一种集成电路，其包含用于产生触发标志信号的至少一个隧穿装置电压检测电路。隧穿装置电压检测电路包含第一与第二分压器，其接收供电电压并具有对应的相应第一与第二内节点输出电压。第一与第二分压器被配置为使得第一输出电压相对于供电电压是线性的，并使第二输出电压相对于供电电压是非线性的。随着供电电压逐渐上升，第一与第二输出电压的曲线在特定电压处交叉。运算放大器电路检测第一与第二输出电压何时变得相等，并对之做出响应地输出表示供电电压已达到某个等级的触发信号。文档编号G01R31/28GK101226219SQ20081000158公开日2008年7月23日申请日期2008年1月14日优先权日2007年1月15日发明者A·M·舒,J·A·法菲尔德,J·S·布朗,W·W·阿巴德尔申请人:国际商业机器公司