集成电路装置的制造方法
【技术领域】
[0001]本发明涉及一种集成电路装置，特别是涉及一种具有芯片上电感元件的集成电路装置的电容配置方式。
【背景技术】
[0002]螺旋电感已广泛应用于射频/高速集成电路设计中。通常为了避免影响电感效能和产生不想要的串音(crosstalk)，在电感的占据区域不允许设置电子元件，以降低涡电流损耗(eddy current loss)和親合(coupling)等现象。然而，由于电感占据相当大的娃基板面积，会造成芯片制造成本的瓶颈。
[0003]因此，在此技术领域中，需要一种改良式的集成电路装置。
【发明内容】
[0004]为解决上述问题，本发明的一实施例提供一种集成电路装置，上述集成电路装置包括一基板;一第一电容，设置于上述基板上；一第一金属图案，耦接至上述第一电容的第一电极;一第二金属图案，耦接至上述第一电容的第二电极;一第三金属图案，设置于上述第一金属图案和上述第二金属图案上方，且覆盖上述第一电容、上述第一金属图案和上述第二金属图案，其中上述第三金属图案为电性接地；一电感，设置于上述第三金属图案上方。
【附图说明】
[0005]图1为本发明一些实施例的一集成电路装置的俯视示意图；
[0006]图2为图1的局部放大示意图，其显示设置于电感元件下方的接地遮蔽金属图案，和设置于接地遮蔽金属图案下方的用以耦接电容的电极的金属图案的布局示意图；
[0007]图3为沿图2的C-C’切线的剖面示意图，其显示本发明一实施例的设置于不同接地遮蔽金属图案下方的数个金属-氧化物-半导体电容的剖面示意图；
[0008]图4为沿图2的D-D’切线的剖面示意图，其显示本发明另一实施例的设置于相同接地遮蔽金属图案下方的数个金属-氧化物-半导体电容的剖面示意图；
[0009]图5为沿图2的C-C’切线的剖面示意图，其显示本发明另一实施例的设置于不同接地遮蔽金属图案下方的数个金属-氧化物-金属电容的剖面示意图；
[0010]图6为沿图2的C-C’切线的剖面示意图，其显示本发明又一实施例的设置于不同接地遮蔽金属图案下方的数个金属-氧化物-金属电容的剖面示意图；
[0011]图7为沿图2的C-C’切线的剖面示意图，其显示本发明其他实施例的设置于不同接地遮蔽金属图案下方的数个金属-氧化物-半导体电容和金属-氧化物-金属电容的剖面示意图。
[0012]符号说明
[0013]200?基板；201?表面；
[0014]202?讲区；204?栅极氧化层；
[0015]206?栅极；208?栅极结构；
[0016]210?源极；212?漏极；
[0017]214、216、218 ?氧化层；250 ?电感；
[0018]252?内圈部分；254?外圈部分；
[0019]256?连接部分；300?金属图案；
[0020]300-1、300-2?金属连接部分；
[0021 ]302-1、302-2、304-1、304-2 ?金属图案；
[0022]310、312、314?金属层；350?内连线结构；
[0〇23]400a?金属-氧化物-半导体电容；400b?400d?金属-氧化物-金属电容；
[0024]500、500a?500d?集成电路装置；600?局部；
[0025]Cl?C8?等效电容；S?间距；
[0〇26]Ml?第一层金属层；M2?第二层金属层；
[0〇27]M3?第三层金属层；M4?第四层金属层；
[0〇28]M5?第五层金属层；M6?第六层金属层；
[0029]M7?第七层金属层。
【具体实施方式】
[0030]为了让本发明的目的、特征、及优点能更明显易懂，下文特举实施例，并配合所附的附图，做详细的说明。本发明说明书提供不同的实施例来说明本发明不同实施方式的技术特征。其中，实施例中的各元件的配置为说明之用，并非用以限制本发明。且实施例中附图标号的部分重复，是为了简化说明，并非意指不同实施例之间的关联性。
[0031]本发明实施例提供一种集成电路装置，其有关于一电容的配置方式。上述集成电路装置于一芯片上电感元件(on-chip inductor)和基板之间的区域中设置一电容元件，且上述电容元件设置接地遮蔽金属图案(ground shield metal pattern)用以屏蔽芯片上电感元件的接地遮蔽金属图案的正下方。在本发明一些其他实施例中，上述电容可做为电源网络(power net)的去親合电容(de-coupling capacitor)。
[0032]图1为本发明一些实施例的一集成电路装置500的俯视示意图。在本发明一些实施例中，集成电路装置500的主要元件包括一基板200、一电感250、多个金属图案300以及至少一电容(图1未显示)，上述电容会利用图3?图7加以说明。如图1所示，电感250和金属图案300为位于基板200上方的内连线结构(包括交互堆叠的多层金属层和多层介电层)的部分元件。另外，为清楚显示基板200、电感250和金属图案300彼此之间的位置关系，内连线结构中设置于电感250和金属图案300之间的不同层别的金属层和介电层在此不予显示。
[0033]在本发明一实施例中，基板200可为硅基板、锗化硅(SiGe)基板、块状半导体(bulksemi conductor)基板、应变半导体(strained semi conductor)基板、化合物半导体(compound semiconductor)基板、绝缘层上覆娃(SOI)基板或其他常用的半导体基板。另夕卜，在本发明实施例中，可将P型或η型不纯物注入基板200中，以针对设计需要改变其导电类型。在本发明一些实施例中，基板200可包括一个或多个隔绝物，从基板200的一顶面延伸进入部分基板200中。上述隔绝物可包括硅局部氧化物(L0C0S)或浅沟槽隔离物(STI)，其用以定义出基板200的主动区(active reg1n)。
[0034]在本发明一实施例中，电感250设置于基板200上方。电感250是利用内连线结构的最顶层金属层(Mtop)形成，或利用最顶层金属层(Mtop)和顶层下一层金属层(Mtop-1)形成。如图1所不，电感250可包括实质上彼此平行且同中心设置的一内圈部分252和一外圈部分254。电感250的内圈部分252和外圈部分254可通过一连接部分256彼此连接，且内圈部分252和外圈部分254的形状可包括圆形、四边形或多边形。当电感250的内圈部分252和外圈部分254利用内连线结构的最顶层金属层(Mtop)形成时，上述连接部分256可由内连线结构的连接最顶层金属层的介层孔插塞和顶层下一层金属层(Mtop-1)形成。当电感250的内圈部分252和外圈部分254分别利用内连线结构的最顶层金属层(Mtop)和顶层下一层金属层(Mtop-1)形成时，上述连接部分256可由内连线结构的连接最顶层金属层和和顶层下一层金属层的介层孔插塞形成。
[0035]在本发明一实施例中，金属图案300设置于电感250的正下方，且金属图案300与电感250分别属于内连线结构的不同的金属层别，意即占据内连线结构的不同层金属层。在本发明一些其他实施例中，金属图案300与电感250至少相隔两层以上的金属层。举例来说，当内连线结构使用七层金属层形成时，电感250可利用第七层金属层(M7)及/或第六层金