图案之间的两条彼此平行的金属图案做为电极导线，分别耦接至MOS电容的两个电极，且分别耦接至一电源网络的一接地节点和一电源节点。上述MOM电容可利用内连线结构中的至少两个金属图案和位于上述金属图案之间的氧化层形成，上述至少两个金属图案可分别做为MOM电容的两个电极，且分别耦接至一电源网络的一接地节点(或接地遮蔽金属图案)和一电源节点。上述MOM电容的等效电容包括两个金属图案与氧化层形成的电容值，以及两个金属图案分别与接地遮蔽金属图案和氧化层形成的电容值。在本发明一些实施例中，位于芯片上电感元件的正下方的电容配置可节省电路布局的面积，且可与现行半导体制作工艺相容且不会增加额外的制作工艺步骤及成本。另外，本发明实施例的设置于芯片上电感元件的正下方的电容可做为电源网络的去耦合电容，由于去耦合电容的操作频率远小于芯片上电感元件的操作频率，因而可避免对其他集成电路元件的干扰。
[0053]虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何熟悉此项技术者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围应当以附上的权利要求所界定的为准。
【主权项】
1.一种集成电路装置，包括: 基板； 第一电容，设置于该基板上； 第一金属图案，耦接至该第一电容的第一电极； 第二金属图案，耦接至该第一电容的第二电极； 第三金属图案，设置于该第一金属图案和该第二金属图案上方，且覆盖该第一电容、该第一金属图案和该第二金属图案，其中该第三金属图案为电性接地;以及 电感，设置于该第三金属图案上方。2.如权利要求1所述的集成电路装置，还包括多个金属层，设置于该基板上，其中该第三金属图案与该第一金属图案分别占据该些金属层的不同层金属层，其中该第三金属图案与该第二金属图案分别占据该些金属层的不同层金属层。3.如权利要求1所述的集成电路装置，其中在一俯视图中，该第三金属图案位于该电感的正下方，该第一金属图案和该第二金属图案位于该第三金属图案的正下方，该第一电容位于该第一金属图案和该第二金属图案的正下方，该第一金属图案的一边界和该第二金属图案的一边界分别位于该第三金属图案的一边界内。4.如权利要求1所述的集成电路装置，其中该第一金属图案、该第二金属图案和该第三金属图案彼此隔开且彼此平行。5.如权利要求1所述的集成电路装置，其中该第一电容为第一金属-氧化物-半导体变容器。6.如权利要求1所述的集成电路装置，其中该第一电容为第一金属-氧化物-半导体电容，该第一金属-氧化物-半导体电容包括: 第一阱区，从在该基板的一表面延伸至部分该基板中； 第一栅极结构，设置于该第一阱区上；以及 源极和一漏极，分别位于该栅极结构的二个相对侧，其中该第一栅极结构为该第一电极，且该源极和该漏极为该第二电极。7.如权利要求6所述的集成电路装置，其中该第一金属图案和该第二金属图案属于一第一金属层别，且该第三金属图案属于一第二金属层别，且该第二金属层别不同于该第一金属层别。8.如权利要求6所述的集成电路装置，其中该第一金属图案耦接至一电源节点，且该第二金属图案为电性接地。9.如权利要求6所述的集成电路装置，其中该集成电路装置还包括第四金属图案，设置该第一金属-氧化物-半导体电容的正上方，其中该第四金属图案属于该第二金属层别且与第三金属图案彼此隔开，其中该第四金属图案为电性接地。10.如权利要求6所述的集成电路装置，还包括: 第二电容，设置于该基板和该第三金属图案之间。11.如权利要求10所述的集成电路装置，其中该第二电容为第二金属-氧化物-半导体电容，与该第一金属-氧化物-半导体电容并排设置，其中该第二金属-氧化物-半导体电容的一第二阱区与该第一阱区彼此隔开。12.如权利要求10所述的集成电路装置，其中该第二电容为第二金属-氧化物-金属电容，设置于该第一金属-氧化物-半导体电容的上方，包括: 第五金属图案和第六金属图案，设置于该第三金属图案的正下方；以及 氧化物层，设置于该第三金属图案、该第四金属图案和该第五金属图案之间。13.如权利要求12所述的集成电路装置，其中该第五金属图案耦接至一电源节点，且该第六金属图案为电性接地。14.如权利要求12所述的集成电路装置，其中该第一金属图案、该第二金属图案属于一第一金属层别，该第五金属图案和该第六金属图案属于一第二金属层别，且该第三金属图案属于一第三金属层别，且第一金属层别、该第二金属层别和该第三金属层别彼此不同。15.如权利要求1所述的集成电路装置，其中该第一电容为第一金属-氧化物-金属电容，该第一金属-氧化物-金属电容包括: 第一氧化物层，设置于该第一金属图案、该第二金属图案和该第三金属图案之间，其中该第一金属图案为该第一金属-氧化物-金属电容的该第一电极，该第二金属图案为该第一金属-氧化物-金属电容的该第二电极。16.如权利要求15所述的集成电路装置，其中该第一金属图案和该第二金属图案属于一第一金属层别，且该第三金属图案属于一第二金属层别，且该第二金属层别不同于该第一金属层别。17.如权利要求15所述的集成电路装置，其中该第一金属图案属于一第一金属层别，该第二金属图案属于一第二金属层别，且该第三金属图案属于一第三金属层别，且第一金属层别、该第二金属层别和该第三金属层别彼此不同。18.—种集成电路装置，包括: 基板，其中该基板上设有第一阱区及第二阱区； 第一电容，设置于该基板的该第一阱区上； 第二电容，设置于该基板的该第二阱区上； 第一金属图案，其中该第一金属图案包含第一金属线及第二金属线，该第一金属线及该第二金属线为电性接地且彼此相邻；以及 电感，设置于该第一金属图案上方， 其中，该第一金属线配置于该基板的该第一阱区与该电感之间，且该第二金属线配置于该基板的该第二阱区与该电感之间。19.如权利要求18所述的集成电路装置，其中该第一阱区与该第二阱区经注入一不纯物于该基板所形成。20.如权利要求19所述的集成电路装置，其中该不纯物为P型不纯物或为η型不纯物。21.如权利要求18所述的集成电路装置，其中在一俯视图中，该第一金属线完全覆盖该第一阱区，且该第二金属线完全覆盖该第二阱区。22.如权利要求21所述的集成电路装置，其中该基板暴露于该第一金属线与该第二金属线之间。23.如权利要求18所述的集成电路装置，其中该第一电容为第一金属-氧化物-半导体变容器。24.如权利要求18所述的集成电路装置，其中该第一电容为第一金属-氧化物-半导体电容，该第一金属-氧化物-半导体电容包括: 第一栅极结构，设置于该第一阱区上；以及 源极和一漏极，分别位于该栅极结构的二个相对侧，其中该第一栅极结构为该第一电极，且该源极和该漏极为该第二电极。25.如权利要求18所述的集成电路装置，其中该第一电容与该第二电容并联。
【专利摘要】本发明公开一种集成电路装置。一种集成电路装置，上述集成电路装置包括一基板；一第一电容，设置于上述基板上；一第一金属图案，耦接至上述第一电容的第一电极；一第二金属图案，耦接至上述第一电容的第二电极；一第三金属图案，设置于上述第一金属图案和上述第二金属图案上方，且覆盖上述第一电容、上述第一金属图案和上述第二金属图案，其中上述第三金属图案为电性接地；一电感，设置于上述第三金属图案上方。
【IPC分类】H01L27/02, H01L23/522
【公开号】CN105575959
【申请号】CN201510588853
【发明人】李胜源, 张银谷
【申请人】威盛电子股份有限公司
【公开日】2016年5月11日
【申请日】2015年9月16日
【公告号】US20160148926, US20160148929