专利名称：具有配置为接收阈值电压并提供故障信号的多用途节点的集成电路的制作方法
技术领域：
本发明总体上涉及集成电路，并且更具体地，涉及适于将接收到的信号与阈值进行比较以检测所接收到的信号中的故障的故障检测集成电路。
背景技术：
故障检测电路是已知的。常规的故障检测电路可以将输入(受监控)电压信号与阈值电压进行比较，并且可以根据该比较来生成故障输出信号。
例如，在一些故障检测电路中，如果受监控电压信号大于阈值电压，则故障检测电路生成的故障输出信号改变状态，例如从高态变为低态。
一些常规的故障检测电路使用至少一个集成电路引脚来接收阈值电压以及至少另 一个集成电路引脚来输出故障输出信号。
己知一般来说期望减少集成电路的引脚数。 一些其他的常规故障检测电路使用用户不可设定的固定内部阈值，并且因此不需要一个或更多引脚来接收阈值电压。然而， 一般来说期望提供用户可设定的阈值。
发明内容
本发明提供具有多用途节点或引脚的集成电路，所述 用途节点或引脚具有至少两种功能。可以在预定时间段期间在所述多用途节点处感测阈值电压，并且可以在所述预定时间段之后从所述多用途节点输出故障信号。
根据本发明的一个方案， 一种集成电路包括适于接收受监控信号的监控节点。所述集成电路还包括多用途节点。所述多用途节点被配置为耦合到所述集成电路外部的电阻器。所述集成电路适于在预定时间段期间在所述多用途节点处提供预定电流，使得在所述预定时间段期间在所述电阻器上产生电阻器电压。所述集成电路适于感测所述电阻器电压，所述电阻器电压指示一阈值。所述集成电路还适于存储所述阈值。所述集成电路还适于在所述预定时间段之后的一时刻从所述多用途节点输出故障信号。所述故障信号指示所述受监控信号和所述阈值之间的关系。以这样的安排，所 述多用途节点实现至少两种功能。
根据本发明的另一方案， 一种检测与受监控信号相关联的故障的方法 包括在预定时间段期间在多用途节点处对受检测电压进行检测，其中所 述受检测电压代表阈值。所述方法还包括响应于所述检测操作，存储所 述阈值；以及在所述预定时间段之后的一时刻从所述多用途节点输出故障 信号。所述故障信号指示所述受监控信号和所述阈值之间的关系。以这种 方法，所述多用途节点实现至少两种功能。
从以下对附图的详细描述可以更全面地理解本发明的前述特征以及发 明本身，在附图中
图1示意性示出根据本发明的具有多用途节点的示例性故障检测集成 电路；以及
图2示出在图1的多用途节点处由图1的故障检测集成电路生成的故 障输出信号。
具体实施例方式
在描述本发明之前，解释一些介绍性概念和术语。尽管下面描述了信 号电压和阈值电压，但是应该显而易见地，可以构建采用信号电流和/或阈 值电流来替代信号电压和阈值电压的等同电路。
如本文所使用的，术语"电流发生器"被用于描述电流源(current
source)或者电流宿(current sink)。尽管下面示出了使用电流源和电流宿
的特定电路拓扑，但是应该显而易见地，在其他实施例中，通过一些电路
改变，可以用其他类型的电流发生器来替代该电流源或该电流宿中的任何 一个。
如本文所使用的，术语"参考电压"是指任意DC电压源，包括但不 限于电源电压源和接地。
参照图1，集成电路IO包括电源节点12、接地节点14、输入节点16 (在本文中还被称为监控节点)，以及多用途节点18。监控节点16被配置为接收正被监控的信号，即受监控信号。
尽管受监控信号被示为来自于集成电路10外部，但是在一些其他安排
中，监控节点16在集成电路10内部，并且受监控信号是在集成电路10
内部的信号。例如，在一些安排中，集成电路io可以包括磁场传感器(未
示出)，并且受监控信号代表来自该磁场传感器的输出信号。
从下面的讨论将变得显而易见地，多用途节点18可以具有至少两种工 作模式。应该意识到，节点12-18中的每一个均可以与集成电路10的引脚 相关联，例如耦合到集成电路10的引脚。因此，集成电路仅需要四个引脚。 然而，如果在上述可替代的安排中，监控节点16及相关联的受监控信号在 集成电路10内部，则集成电路10仅需要三个引脚。
在第一工作模式中，在预定时间段内，多用途节点18可以接收阈值电 压，该阈值电压之后被存储在集成电路10内作为阈值和相关联的阈值电 压。在第二工作模式中，在所述预定时间段之后的一时刻，集成电路10 可以将在监控节点16处接收到的受监控信号与存储的阈值电压进行比较， 并且可以在多用途节点18处根据该比较来生成故障输出信号。为此，出于 下面更全面讨论的原因，集成电路10外部的电阻器20耦合在多用途节点 18和接地节点14之间，并且可选地，集成电路10外部的电容器22与电 阻器20并联耦合。
集成电路10可以包括耦合在电源节点12和第一场效应晶体管(FET) 44的漏极节点之间的电流源42。第一FET44的源极节点可以耦合到多用 途节点18。
集成电路还可以包括第二 FET 52，该第二 FET 52具有耦合到多用途 节点18的漏极节点。电流宿54可以耦合在第二 FET 52的源极节点和接 地节点14之间。
集成电路10还可以包括第三FET40，该第三FET40具有耦合到电源 节点12的漏极节点以及耦合到多用途节点18的源极节点。第一逻辑门38 (在此为"或(OR)门")具有耦合到第三FET40的栅极节点的输出节点， 并且还具有两个输入节点。第一比较器46具有输出节点，该输出节点耦合 到第一逻辑门38的两个输入节点之一并且还耦合到第二FET52的栅极节 点。第一比较器46还具有耦合到监控节点16的输入节点。集成电路10还可以包括第四FET 50，该第四FET 50具有耦合到第一 比较器46的输出节点的漏极节点，并且具有耦合到接地节点14的源极节 点。
集成电路10还可以包括模数(A/D)转换器24，该模数转换器24具 有耦合到多用途节点18的输入节点以及耦合到锁存器26的数字输入端口 的数字输出端口。 A/D转换器24的数字输出端口可以具有任意多个位，甚 至一位。在一些实施例中，A/D转换器24的数字输出端口具有八个位。锁 存器26可以具有数字输出端口，该数字输出端口耦合到数模(D/A)转换 器28的数字输入端口 。 D/A转换器28可以具有将被理解为生成模拟输出 电压的输出节点，该输出节点耦合到第一比较器46的另一输入节点。
集成电路10还可以包括第二比较器32，该第二比较器32具有耦合到 多用途节点18的输入节点，并且具有耦合到第二逻辑门30 (在此为"或 非(NOR)门")的输入节点的输出节点。第二逻辑门30的输出节点可以 耦合到锁存器26的控制节点，并且还耦合到反相器36的输入节点。第二 逻辑门30的输出节点还可以耦合到第一 FET 44的栅极节点。反相器36 的输出节点可以耦合到第一逻辑门38的另一输入节点。第二比较器32的 另一输入节点可以耦合到D/A转换器28的输出节点。
集成电路10还可以包括计时器电路，该计时器电路一般也被称为单稳 多谐振荡器或者"单稳态装置(one-shot)"。计时器电路48适于例如在集 成电路上电时生成脉冲信号，该脉冲信号具有的脉宽与上述预定时间段一 致并且控制所述预定时间段，集成电路10在所述预定时间段中达到第一工 作模式。该脉冲信号耦合到第二逻辑门30的另一输入节点，并且还耦合到 第四FET50的栅极节点。
在工作中， 一旦集成电路通电，例如， 一旦向电源节点12施加Vcc 电压，计时器电路48使上述脉冲信号的状态产生变化，所述脉冲信号的脉 宽决定集成电路10在其间以第一工作模式进行操作的上述预定时间段。
此外， 一旦集成电路10通电，D/A转换器28的输出节点处的输出信 号为低，使得在第二比较器32的输出节点处产生高信号，这保持第二逻辑 门30的输出节点处为低态，从而使得第一 FET44的栅极节点处为低态， 该低态导通第一FET44，允许来自电流源42的电流通过外部电阻器20。来自电流源42的电流流过外部电阻器20使得在多用途节点18处产生电 压。多用途节点18处的电压由来自电流源42的电流量(这是预定的)决 定，并且还由电阻器20的值决定。电阻器20可以由用户选择，以便当集 成电路10处于第一工作模式时在多用途节点18处产生期望的电压。从下 面的讨论将变得显而易见地，在第一工作模式下在多用途节点18处生成的 电压与集成电路IO所使用的阈值电压相关。
上述第二逻辑门30的输出节点处的低态还导致反相器36的输出节点 处为高态，这导致第一逻辑门38的输出节点处为高态，而该高态导致第三 FET 40截止。
还是在第一工作模式中，计时器48产生高态，该高态导通第四FET 50， 而这使第二FET52截止，导致零电流通过电流宿54。
还是在第一工作模式期间，A/D转换器24将出现在多用途节点18处 的电压转换为数字值，该数字值出现在A/D转换器24的数字输出端口处， 并且被发送到锁存器26以供存储。yVD转换器24可以在转换期间使用其 自己的自由运行时钟(free-running clock)(未示出)和时钟信号。锁存器 26可以是能够将数字值传递到D/A转换器28的数字输入端口的透明锁存 器。D/A转换器28的输出节点处的模拟信号呈现与出现在电阻器20上的 电压相关(例如，相等)的电压值。将意识到，出现在D/A转换器28的 输出节点处的电压可以以任何方式相对于出现在电阻器20上的电压进行 縮放，并且出现在第二比较器32处的来自于电阻器20的信号可以以相同 方式进行縮放以实现类似的功能。D/A转换器28还可以在转换期间使用其 自己的自由运行时钟(未示出)和时钟信号。
当D/A转换器28的输出节点处的值变得足够大(例如，等于出现在 电阻器20处的电压)时，第二比较器32的输出翻转状态，但是在一些安 排中通过计时器48产生的高脉冲态将第二逻辑门30保持为禁用(即为低)。 然而，在可替代的安排中，计时器48的高脉冲态在第二比较器32翻转状 态之前终止。在这些可替代的安排中，第一模式中的操作在第二比较器32 的输出翻转状态时终止，而不是在计时器48的高脉冲态终止时终止。
对于其中计时器48生成的脉冲信号使第二逻辑门30保持禁用的安排， 计时器48最终超时(time out)，导致计时器48的输出节点处为低态，该低态导致第二逻辑门30的输出节点处的信号变为高态。反相器36的输出 节点处的输出信号相应地呈现低态。
从第二逻辑门30的输出到第二逻辑门30的控制节点的反馈路径34 基本上在一旦出现高态时就将第二逻辑门30的输出节点处的信号锁存为 高态。在其他安排中，反馈路径34可以替代地由其他门实现，这些门在一 旦出现高态时就将第二逻辑门30的输出节点处的信号锁存为高态。当第二 逻辑门30的输出节点处的信号转变为高态时，集成电路10达到上述的第 二工作模式。
耦合到锁存器26的控制节点的第二逻辑门30的输出节点处的高态使 得锁存器26保存(存储) 一数字阈值，该数字阈值代表在第一工作模式期 间电阻器20上的电压。该数字阈值被转换为出现于D/A转换器28的输出 节点处的模拟阈值电压。对于该安排，应该意识到，用户能够通过选择电 阻器20的值来设置集成电路IO所使用的阈值。
如本文所使用的，术语"阈值"和"阈值电压"可互换地指代出现在 D/A转换器28的输出节点处的模拟阈值电压或者A/D转换器24所生成并 存储在锁存器26中的数字阈值。
在第二工作模式中，第一FET44截止而第三FET40导通，这导致多 用途节点18处为高态。当计时器48的输出节点处的状态变为开始进行第 二工作模式的低态时，第四FET50截止，使第二FET52处于第一比较器 46的控制之下。因此，在第二工作模式中，第一比较器46—直有效以控 制集成电路10的进一步操作。
还是在第二工作模式中，如果出现在监控节点16处的受监控信号低于 D/A转换器28的输出节点处产生的阈值电压，则第二 FET 52保持截止而 第三FET 40保持导通，从而由于第三FET 40导通而使得多用途节点18 处为持续的高电压。在第二工作模式中，多用途节点18处的高电压可以指 示没有与受监控信号相关联的故障。
如果出现在监控节点16处的受监控信号高于所述阈值电压，则第二 FET 52导通而第三FET 40截止，导致电流宿54被使能来从多用途节点 18吸取电流。如果不存在电容器22，则多用途节点18处的电压将迅速变 为较低的电压。然而，电容器22却使得多用途节点18处的电压坡降(ramp)至该较低的电压。在第二工作模式中，多用途节点18处较低的电压可以指 示与受监控信号相关联的故障。因此，电容器22趋向于延迟故障指示。
电路10可以被应用来在可能期望有故障检测电路的多种应用中监控 各种模拟信号。这些应用包括但不限于传感器，例如磁场传感器、电流传 感器、霍尔效应传感器、磁阻传感器、加速计、角速率传感器、化学传感 器，压力传感器和光学探测器。这些应用还可以包括但不限于，致动器反 馈控制电路和发动机控制电路。
现在参照图2，图表IO包括以时间为单位的水平刻度和以电压为单位 的垂直刻度。曲线12指示当图1的集成电路10处于第二工作模式时图1 的多用途节点18处出现的电压。曲线12包括第一区域12a，在该区域期 间集成电路未检测到故障。
在时刻tl，集成电路IO检测到出现在图1的监控节点16处的受监控 信号已经升至图1中D/A转换器28的输出节点处的阈值电压之上。如上 面所描述的，当该状况发生时，电流宿54从多用途节点18吸取电流，并 且由于电容器22的存在，区域12b中的电压以与电容器22的值相关的斜 率发生坡降。
在时刻t2，上述故障状况消失，导致电流宿54变为从多用途节点18 断开，并且当图1的第三FET40 —旦可以向电容器22供应电流，区域12c 中的电压就升高。在区域12d中，多用途节点18达到高态，其指示无故障。 本文引述的所有参考文献均通过引用被整体并入本文。 已经描述了本发明的优选实施例，现在对本领域技术人员来说将变得 显而易见的是，可以使用结合了所描述的实施例的概念的其他实施例。因 此认为这些实施例不应该限于所公开的实施例，而是应该仅受限于所附权 利要求书的精神和范围。
权利要求
1、一种集成电路，包括监控节点，适于接收受监控信号；以及多用途节点，其中所述多用途节点被配置为耦合到所述集成电路外部的电阻器，其中所述集成电路适于在预定时间段期间在所述多用途节点处提供预定电流，使得在所述预定时间段期间在所述电阻器上产生电阻器电压，其中所述集成电路适于感测所述电阻器电压，其中所述电阻器电压指示一阈值，其中所述集成电路适于存储所述阈值，并且其中所述集成电路适于在所述预定时间段之后的一时刻从所述多用途节点输出故障信号，其中所述故障信号指示所述受监控信号和所述阈值之间的关系。
2、 根据权利要求1所述的集成电路，还包括计时器电路，适于提供指示所述预定时间段的脉冲信号。
3、 根据权利要求2所述的集成电路，还包括模数转换器，其具有耦合到所述多用途节点的输入节点，并且具有一个或更多输出节点，其中所述模数转换器在所述预定时间段期间，在该模数转换器的一个或更多输出节点处提供代表所述电阻器电压的数字值；锁存器，其具有耦合到所述模数转换器的一个或更多输出节点的一个或更多输入节点，并且具有一个或更多输出节点，其中所述锁存器适于响应于所述脉冲信号来锁存所述模数转换器所提供的数字值；以及数模转换器，其具有耦合到所述锁存器的一个或更多输出节点的一个或更多输入节点，并且具有提供所述阈值的输出节点。
4、 根据权利要求3所述的集成电路，还包括比较器，其具有耦合来接收所述阈值的第一输入节点，具有耦合来接收所述受监控信号的第二输入节点，并且具有提供比较器输出信号的输出节点，所述比较器输出信号代表所述受监控信号和所述阈值之间的关系。
5、 根据权利要求4所述的集成电路，还包括逻辑门，其具有耦合来接收所述脉冲信号的第一输入节点和耦合到所述锁存器的控制节点的输出节点；电流发生器，其具有第一节点和第二节点，在所述第一节点和所述第二节点之间提供所述预定电流，其中所述第一节点耦合到电压源；以及FET，其具有耦合到所述电流源的第二节点的漏极节点，具有耦合到所述多用途节点的源极节点，并且具有耦合到所述逻辑门的输出节点的栅极节点。
6、 根据权利要求5所述的集成电路，其中，所述预定时间段与所述单个集成电路的通电相关联。
7、 根据权利要求6所述的集成电路，其中，所述多用途节点还被配置为耦合到与所述电阻器并联的电容器。
8、 根据权利要求7所述的集成电路，还包括第二FET，其具有耦合到所述多用途节点的漏极节点，具有源极节点，并且具有耦合到所述比较器的输出节点的栅极节点；以及电流发生器，其具有第一节点和第二节点，在所述第一节点和所述第二节点之间提供第二预定电流，其中所述第一节点耦合到所述第二FET的源极，而所述第二节点耦合到第二电压源。
9、 一种检测与受监控信号相关联的故障的方法，包括-在预定时间段期间在多用途节点处对受检测电压进行检测，其中所述受检测电压代表阈值；响应于所述检测操作，存储所述阈值；以及在所述预定时间段之后的一时刻从所述多用途节点输出故障信号，其中所述故障信号指示所述受监控信号和所述阈值之间的关系。
10、 根据权利要求9所述的方法，其中，所述检测操作包括将电阻器耦合到所述多用途节点；以及生成通过所述电阻器的预定电流。
11、 根据权利要求10所述的方法，其中，所述输出操作包括将所述受监控信号与所述阈值进行比较；响应于所述受监控信号在所述阈值之上，将所述故障信号设置为第一状态；以及响应于所述受监控信号在所述阈值之下，将所述故障信号设置为一不同的第二状态。
12、 根据权利要求ll所述的方法，其中，所述输出操作还包括将电容器耦合到所述多用途节点；以及生成通过所述电阻器和所述电容器的第二预定电流。
全文摘要
一种集成电路包括适于接收受监控信号的监控节点。所述集成电路还包括多用途节点。所述集成电路适于在第一时间段期间接收并存储在所述多用途节点处存在的阈值。所述集成电路还适于在预定时间段之后的一时刻从所述多用途节点输出故障信号。所述故障信号指示所述受监控信号和所述阈值之间的关系。以这样的安排，所述多用途节点实现至少两种功能。
文档编号G01R19/165GK101657730SQ200880012103
公开日2010年2月24日 申请日期2008年5月12日 优先权日2007年5月30日
发明者D·J·哈斯, J·卡明斯, J·拉马尔, R·威格 申请人:阿莱戈微系统公司