专利名称：：用于部分增强型扫描时延测试的触发器选择方法及系统的制作方法
技术领域：
：本发明涉及半导体工艺
技术领域：
，特别是涉及一种用于部分增强型扫描时延测试的触发器选择方法及系统。
背景技术：
：随着集成电路工艺的发展，超大规模集成电路(VLSI)的特征尺寸已经縮小至纳米范围。集成电路制造过程中带来的各种缺陷，如阻性开路、阻性短路、通孔中产生空洞、栅氧化层失效等变得越来越普遍。因此，为了确保芯片能工作在额定的时钟频率之下，非常有必要进行有效的时延测试来检测由这些缺陷导致的时延故障。如果采用功能测试来检测芯片当中的时延故障，那么其代价开销在当今的高复杂高集成度的集成电路产品中将变得难以接受。由于采用扫描链结构的时延测试方法不仅具有低的测试代价而且还能达到非常高的故障覆盖率，从而成为一种非常流行而且行之有效的时延测试方法。为了测试一个跳变时延故障，通常采用通过扫描链在被测电路上施加时延测试向量的方法，时延测试的第一个测试向量用来把电路的内部逻辑初始化到一个确定的状态，第二个测试向量用来激发并传播目标结点的故障效应。根据对时延测试向量中第二个测试向量的获取方式，通常可以把时延测试方法分为移位加载(LaunchonShift,LOS)时延测试方法、捕获加载(LaunchonC即ture，L0C)时延测试方法以及增强型扫描时延测试方法。在LOS时延测试方法中，第二个测试向量是通过第一个测试向量移位得到，然而这种方法对扫描使能信号的设计要求非常高，故通常不被大多数基于扫描设计的电路所采用。在L0C时延测试方法中，第二个时延测试向量是通过在加载时钟时，电路捕获第一个测试向量的响应得到，这种时延测试方式的实现代价很小，但是其故障覆盖率相对较低，测试向量集相对比较大。在增强型扫描时延测试方式中，由于每一个增强型扫描触发器能同时保存两位信息，从而第二个测试向量和第一个测试向量之间不存在结构约束，因此其使用一个非常小的时延测试向量集合就能达到非常高的测试故障覆盖率，但是这种时延测试方法的面积开销非常大。因此，基于上述LOC和增强型扫描时延测试方法各自的优缺点，可以采用部分增强型扫描的时延测试方法，即采用非常小数量的增强型扫描触发器来替换扫描链上的通用扫描触发器。发明名称为"用于数字电路的部分加强型扫描测试方法(Partialenhancedscanperformingmethodforuseindigitalcircuit)，，的专禾U文献，米用了——禾中部分增强型扫描测试的方法来达到降低时延测试的向量集规模的目的，然而如何选择替换哪些通用触发器为增强型扫描触发器成为部分增强扫描方法是否有效至关重要的因素。
发明内容本发明的目的在于提供一种用于部分增强型扫描时延测试的触发器选择方法及系统。是通过优化选择把最有利于减少时延测试向量集规模的关键通用扫描触发器替换成增强型扫描触发器，从而达到在增加尽可能小的面积开销的前提下，达到令人满意的时延测试向量集规模的縮减。为实现本发明的目的而提供的用于部分增强型扫描时延测试的触发器选择方法，所述方法，包括下列步骤步骤100.对集成电路中利用增强型扫描测试方法得到可测的跳变时延故障集合进行故障精简，从而得到精简后的故障集合；步骤200.利用所述精简后的故障集合，计算集成电路中所有通用扫描触发器的0(1)激活相关度;步骤300.利用所述精简后的故障集合，计算集成电路中所有通用扫描触发器的0(1)敏化相关度;步骤400:计算集成电路中通用扫描触发器的O(l)可控度；步骤500:根据所述通用扫描触发器的O(l)激活相关度、0(1)敏化相关度和O(l)可控度，计算集成电路中每个通用扫描触发器的选择函数值，根据限定的增强型扫描触发器数量，依次把相同数量的具有最大选择函数值的通用扫描触发器替换成增强型扫描触发器。所述步骤200，包括下列步骤步骤210.通过蕴含得到电路中的静态线；步骤220.根据所述静态线，计算电路中所有通用扫描触发器的O(l)激活相关度。步骤220中，所述通用扫描触发器的0(1)激活相关度，根据下述规则计算如果与(或)门的一个输入被赋值成N1(N0)，那么这个门的输出将被赋值成N1(N0);如果与(或)门的一个输入被赋值成NT0/N0/NT1(NT1/N1/NT0)，并且这个门的其它输入均为静态线，那么这个门的输出将被赋值成NT0/NT0/NT1(NT1/NT1/NT0);如果与非(或非)门的一个输入被赋值成N0(N1)，那么其输出将被赋值成N1(N0);如果与非(或非)门的一个输入被赋值成NT0/N0/NT1(NT1/N1/NT0)，并且这个门的其它输入为静态线，那么这门的输出将被赋值成NT1/NT1/NT0(NT0/NT0/NT1);如果反相器的输入为N0/N1/NT0/NT1，那么其输出将被赋值成N1/N0/NT1/NT0。所述步骤300，包括步骤如下步骤310.依据步骤200中取得的分别被赋值为NO或者Nl的电路连线，如果这个电路连线的赋值为以其为输入的相应逻辑门的控制逻辑输入值，则把这个电路连线置入一个电路连线集合当中，同时把这个逻辑门置入逻辑门集合；步骤320.取得所述逻辑门集合中相应逻辑门上的其它输入连线，并把它置入另一个电路连线集合当中；步骤330.取得所述逻辑门集合中时延故障不可测的逻辑门集合；步骤340.根据步骤320得到的电路连线集合，如果以其为输入的逻辑门不属于步骤330所得到的逻辑门集合，则记录所有这些电路连线在其扇入锥中的跳变时延故障集合，但是要求所述的跳变时延故障的故障效应传播通路必须至少通过步骤310中所得到的逻辑门集合中的一个逻辑门才能被检测。所述步骤500，包括下列步骤步骤510.根据所述通用扫描触发器的O(l)激活相关度、所述通用扫描触发器0(1)敏化相关度，将二者相加，得到每个通用扫描触发器的O(l)相关度；步骤520.根据所述每个通用扫描触发器的0(1)相关度和所述通用扫描触发器的0(1)可控度，计算选择函数值。步骤520中，采用下述公式计算所述选择函数值SE(Si)=CO(Si)XRO(Si)+C1(Si)XRl(Si)其中CO(Si)和Cl(Si)代表通用扫描触发器SI的O可控度和l可控度的计算取值，RO(Si)和Rl(Si)分别代表通用扫描触发器SI的0相关度和1相关度计算取值。为实现本发明的目的还提供用于部分增强型扫描时延测试的触发器选择系统，包括故障精简模块，用于对集成电路中利用增强型扫描测试方法得到可测的跳变时延故障集合进行故障精简，从而得到精简后的故障集合；激活相关度获取模块，用于根据所述精简后的故障集合，计算集成电路中所有通用扫描触发器的0(1)激活相关度；敏化相关度获取模块，用于根据所述精简后的故障集合，计算集成电路中所有通用扫描触发器的0(1)敏化相关度；可控度计算模块，用于计算集成电路中所有通用扫描触发器的0(1)可控度；选择函数获取模块，用于根据所述通用扫描触发器的0(1)激活相关度、0(1)敏化相关度和0(1)可控度，获取集成电路中每个通用扫描触发器的选择函数值，根据限定的增强型扫描触发器数量，依次把相同数量的具有最大选择函数值的通用扫描触发器替换成增强型扫描触发器。所述激活相关度获取模块，包括静态线获取模块，用于通过蕴含得到电路中的静态线；激活相关度计算模块，用于根据所述静态线，计算电路中所有通用扫描触发器的0(1)激活相关度。所述敏化相关度获取模块，包括输入为控制值的电路连线获取模块，用于取得分别被赋值为NO和Nl的电路连线，如果其赋值是以其为输入的相应逻辑门集合的控制值，则把其置入一个电路连线集合中，同时把这个逻辑门置入逻辑门集合；其它输入的电路连线获取模块，用于取得所述逻辑门集合中相应逻辑门上的其它输入连线，并把它置入另一个电路连线集合当中；时延故障不可测的逻辑门获取模块，用于取得所述逻辑门集合中时延故障不可测的逻辑门集合；跳变时延故障获取模块，用于选择所述其它输入的电路连线获取模块得到的电路连线集合的电路连线中，如果该电路连线不属于所述时延故障不可测的逻辑门集合的输入连线，则记录此输入连线在其扇入锥中的跳变时延故障集合，但是要求所述的跳变时延故障的故障效应传播通路必须通过所述输入为控制值的电路连线获取模块得到的逻辑门集合中的一个逻辑门才能被检测。所述选择函数获取模块，包括相关度计算模块，用于根据所述通用扫描触发器的0(1)激活相关度、所述通用扫描触发器O(l)敏化相关度，将二者相加，得到每个通用扫描触发器的O(l)相关度；选择函数计算模块，用于根据所述每个通用扫描触发器的0(1)相关度和所述通用扫描触发器的O(l)可控度，计算选择函数值。本发明的有益效果是通过优化选择把最有利于减少时延测试向量集大小的通用扫描触发器替换成增强型扫描触发器，从而达到在增加尽可能小的面积开销的前提下，达到令人满意的时延测试向量集规模的精简。图1是本发明的选择用于部分增强型扫描时延测试的触发器的方法的流程图；图2是本发明中计算电路中所有通用扫描触发器的0(1)激活相关度的方法的流程图；图3是本发明中计算通用扫描触发器的0(1)敏化相关度的方法的流程图；图4是本发明中计算通用扫描触发器的选择函数值得方法的流程图；图5是本发明选择用于部分增强型扫描时延测试的触发器的系统的结构示意图；图6是一种采用部分增强型扫描触发器的电路结构示意图；图7是通用扫描触发器得结构示意图；图8是增强型扫描触发器的结构示意图；图9是简化的增强型扫描触发器的时序示意图。具体实施例方式为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明的选择用于部分增强型扫描时延测试的触发器的方法及系统进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。本发明的选择用于部分增强型扫描时延测试的触发器的方法及系统，是通过优化选择把最有利于精简时延测试向量集规模的通用扫描触发器替换成增强型扫描触发器，从而达到在增加尽可能小的面积开销的前提下，达到令人满意的时延测试向量集规模的精简。下面结合上述目标详细介绍本发明的用于部分增强型扫描时延测试的触发器选择方法，图1是本发明的用于部分增强型扫描时延测试的触发器选择方法的流程图，如图1所示，所述方法包括下列步骤步骤100:对电路中利用增强型扫描测试方法得到可测的跳变时延故障集合进行故障精简，从而得到精简后的故障集合；由于利用增强型扫描测试方法不可测的跳变时延故障在采用部分增强型扫描方式同样也不可测，所以在本发明中无需考虑。所述故障精简，是指对于故障集合中存在的等价故障集合任意选择一个相应的故障代表此类故障；步骤200:利用所述精简后的故障集合，计算电路中所有通用扫描触发器的0(1)激活相关度；8图2是本发明中计算电路中所有通用扫描触发器的0(1)激活相关度的方法的流程图，如图2所示，所述步骤200，包括下列步骤步骤210.通过蕴含得到电路中的静态线；静态线的定义为由于电路原始输入在时延测试过程中不能发生跳变这个约束，而导致的相应在时延测试过程不会产生信号跳变的电路连线。因为在时延测试过程中，通常会限制原始输入发生跳变和禁止原始输出直接进行观测。如假设一个与门的输入A和输入B均为原始输入，那么显然这个与门的两个输入为静态线，同时这个与门的输出C在时延测试的过程中也不会产生跳变，从而也是一个静态线。因此通过对电路进行逻辑蕴含，就可以得到电路中的静态线。步骤220.根据所述静态线，计算电路中所有通用扫描触发器的O(l)激活相关度；—个通用扫描触发器的0(1)激活相关度定义为假设一个通用扫描触发器在加载时钟后不能捕获到0(1)逻辑值，相应则不能被激活的跳变时延故障数目。假设NO和Nl分别代表一个电路连线在加载时钟后不能设置成0和l，NTO和NT1分别代表一个电路连线在加载时钟后分别不能产生向下和向上跳变的信号。为了计算通用扫描触发器的0(1)激活相关度，首先假设通用扫描触发器在加载时钟后，不能取得逻辑0值或1值，从而这个触发器的输出连线在加载时钟后也将取值为NO或者Nl，那么可以依照本发明的规则把N0、N1、NT0和NT1赋值到电路内部相应的连线上1.如果与(或)门的一个输入被赋值成N1(N0)，那么这个门的输出将被赋值成N1(N0);2.如果与(或)门的一个输入被赋值成NT0/N0/NT1(NT1/N1/NT0)，并且这个门的其它输入均为静态线，那么这个门的输出将被赋值成NT0/NT0/NT1(NT1/NT1/NT0);3.如果与非(或非)门的一个输入被赋值成N0(N1)，那么其输出将被赋值成N1(N0);4.如果与非(或非)门的一个输入被赋值成NT0/N0/NT1(NT1/N1/NT0)，并且这个门的其它输入为静态线，那么这门的输出将被赋值成NT1/NT1/NT0(NT0/NT0/NT1);5.如果反相器的输入为N0/N1/NT0/NT1，那么其输出将被赋值成N1/N0/NT1/NT0。显然，假设由于某个特定的通用扫描触发器在加载时钟后不能置0或者不能置1，即取值为NO或者Nl，那么根据上述规则将会把N0，NT0，N1，NT1赋值到相应的电路连线上。根据上述规则，如果一个电路连线被赋值成NO/NTO，那么表示这条电路连线上的慢下降(slow-to-fall)跳变时延故障不能被激活。同样如果电路连线的取值为N1/NT1，那么代表其相应的慢上升(slow-to-rise)跳变时延故障不能被激活。通过统计电路中被赋值成NO/NTO以及N1/NT1的电路连线，从而可以得到不能被激活的跳变时延故障数目(所述故障属于上述精简的故障集合)，就可以计算出每个通用扫描触发器的激活相关度。步骤300:利用所述精简后的故障集合，计算电路中所有通用扫描触发器的0(1)敏化相关度；—个通用扫描触发器的0(1)敏化相关度定义为假设一个通用扫描触发器在加载时钟后不能被设置成相应的0(1)逻辑值，那么由此导致某些故障的故障效应在传播的时候将至少被阻止在一个逻辑门上而不能被检测到的时延故障数目。通过统计故障效应传9播被阻止的故障数目，可以得出通用扫描触发器的敏化相关度。图3是本发明中计算通用扫描触发器的0(1)敏化相关度的方法的流程图，如图3所示，所述步骤300，包括步骤如下步骤310.依据步骤200中取得的分别被赋值为NO或者Nl的电路连线，如果这个电路连线的赋值为以其为输入的相应逻辑门的控制逻辑输入值，则把这个电路连线置入集合SL，同时把这个逻辑门置入逻辑门集合SG;假设由于某个特定的通用扫描触发器在加载时钟后不能置0或者不能置1，即取值为NO或者Nl，那么根据步骤220可以把N0，N1赋值到相应的电路连线上。依据取得分别被赋值为NO或者N1的电路连线，如果这个电路连线的赋值为以其为输入的相应逻辑门的控制逻辑输入值，则把这个电路连线置入集合SL，同时把这个逻辑门置入逻辑门集合SG。步骤320.取得所述逻辑门集合SG中相应逻辑门上的其它输入的电路连线集合ST;步骤330.取得所述逻辑门集合SG中时延故障不可测的逻辑门集合SGO;由于时延测试，电路的原始输出线通常不能直接进行观测，从而集合SG中有些逻辑门上的故障均不可测，将这些逻辑门放在逻辑门集合SGO。步骤340.选择所述其它输入的电路连线集合ST中的电路连线，但是要求其不属于逻辑门集合SGO中逻辑门的输入连线。记录所有这些输入连线在其扇入锥中的跳变时延故障，但是要求所述跳变时延故障的故障效应传播通路必须通过逻辑门集合SG中的一个逻辑门才能被检测，由此通过统计故障效应传播被阻止的故障数目，即上述输入连线在扇入锥中的跳变时延故障集合的并集数目，从而可以得出通用扫描触发器的敏化相关度。步骤400:计算电路中通用扫描触发器的0(1)可控度；在本步骤中，我们采用了SeongmoonWang，WenlongWei，"LowOverheadPartialEnhancedScanTechniqueforCompactandHighFaultCoverageTransitionDelayTestPatterns，，inproceedingsofIEEEEuropeanTestSymposium，2008，pp.125_130中提出的方法，依次为集成电路扫描链中的每一个通用扫描触发器进行可控性度量的计算。即假设需要在加载时钟后把某个通用扫描触发器设置为某个确定的逻辑值，计算至少需要在第一个时延测试向量中的有多少确定位才能满足此要求。根据把通用扫描触发器在加载时钟后设置成逻辑0或者逻辑1值，需要分别计算其0可控度和1可控度。显然为了计算通用触发的0或1可控度可以转化成计算其相应输入连线的0或1的可控度，电路中连线可控度的计算规则如下1z/Z&a/wz'ma^yor加te|uVi;/iyI'/v=c。/。min~(Cc。(丄乂)}v=c。i。其中(；(L)代表把连线L置成逻辑值V的可控度，其中和ia代表以连线L为输出连线的逻辑门的控制值及其相应的逻辑取反值。Lj代表这个逻辑门的所有输入信号，Iu代表把连线L设置成相应的逻辑值V所需要最小的原始状态输入组合，U为一个取并的集合操作符。步骤500:根据所述通用扫描触发器的0(1)激活相关度、0(1)敏化相关度和0(1)可控度，计算电路中每个通用扫描触发器的选择函数值，并根据限定的增强型扫描触发器C,,(Z)=数量，依次把相同数量的具有最大选择函数值的通用扫描触发器替换成增强型扫描触发器。对每一个通用扫描触发器完成以下两个子步骤，得到通用扫描触发器的选择函数值。图4是本发明中计算通用扫描触发器的选择函数值得方法的流程图，如图4所示，所述步骤500，包括下列步骤步骤510.根据所述通用扫描触发器的O(l)激活相关度、所述通用扫描触发器0(1)敏化相关度，将二者相加，得到每个通用扫描触发器的O(l)相关度；步骤520.类似于步骤400中参考文献中选择函数计算方法，根据所述每个通用扫描触发器的O(l)相关度和所述通用扫描触发器的O(l)可控度，计算如下选择函数值SE(Si):SE(Si)=CO(Si)XRO(Si)+C1(Si)XRl(Si)其中CO(Si)和Cl(Si)代表通用扫描触发器SI的O可控度和l可控度的计算取值，RO(Si)和Rl(Si)分别代表通用扫描触发器SI的0相关度和1相关度计算取值。通过前面的方法，把面积开销限定的前提下，依次把具有最大选择函数值的通用触发器替换成增强型扫描触发器，就可以实现有效的部分增强扫描时延测试方法。相应于本发明的用于部分增强型扫描时延测试的触发器选择的方法，还提供用于部分增强型扫描时延测试的触发器选择的系统。图5是本发明选择用于部分增强型扫描时延测试的触发器的系统的结构示意图，如图5所示，所述系统，包括故障精简模块l，用于对所述电路中利用增强型扫描测试方法得到可测的跳变时延故障集合进行故障精简，从而得到精简后的故障集合；激活相关度获取模块2，用于根据所述精简后的故障集合，计算所述电路中所有通用扫描触发器的0(1)激活相关度；敏化相关度获取模块3，用于根据所述精简后的故障集合，计算所述电路中所有通用扫描触发器的0(1)敏化相关度；可控度计算模块4，用于计算所述电路中所有通用扫描触发器的0(1)可控度；选择函数获取模块5，用于根据所述通用扫描触发器的0(1)激活相关度、0(1)敏化相关度和0(1)可控度，获取电路中每个通用扫描触发器的选择函数值，根据限定的增强型扫描触发器数量，依次把相同数量的具有最大选择函数值的通用扫描触发器替换成增强型扫描触发器。所述激活相关度获取模块2，包括静态线获取模块21，用于通过蕴含得到电路中的静态线；激活相关度计算模块22，用于根据所述静态线，计算电路中所有通用扫描触发器的O(l)激活相关度;所述敏化相关度获取模块3，包括输入为控制值的电路连线获取模块31，用于取得分别被赋值为NO和Nl的电路连线，如果其赋值是以其为输入的相应逻辑门集合的控制值，则把其置入一个电路连线集合SL中，同时把这个逻辑门置入逻辑门集合SG;其它输入的电路连线获取模块32，用于取得所述逻辑门集合SG中相应逻辑门上的其它输入连线，并把它置入另一个电路连线集合ST当中；时延故障不可测的逻辑门获取模块33，用于取得所述逻辑门集合SG中时延故障不可测的逻辑门集合SG0;跳变时延故障获取模块34，用于选择所述其它输入的电路连线获取模块31得到的电路连线集合ST的电路连线中，如果该电路连线不属于所述逻辑门集合SGO中逻辑门的输入连线，则记录此输入连线在其扇入锥中的跳变时延故障集合，但是要求所述跳变时延故障的故障效应传播通路必须通过所述逻辑门集合SG中的一个逻辑门才能被检测。所述选择函数获取模块5，包括相关度计算模块51，用于根据所述通用扫描触发器的0(1)激活相关度、所述通用扫描触发器O(l)敏化相关度，将二者相加，得到每个通用扫描触发器的O(l)相关度；选择函数计算模块52，用于根据所述每个通用扫描触发器的0(1)相关度和所述通用扫描触发器的O(l)可控度，计算选择函数值。图6是一种采用部分增强型扫描触发器的电路结构示意图，图7是通用扫描触发器的结构示意图，图8是一种现有的增强型扫描触发器的结构示意图，如图6、图7和图8所示，增强型扫描触发器的外部引脚结构与通用扫描触发器相同，因此其可以无缝的集成在现在标准的设计流程当中。此外，还可以看出，这种增强型扫描触发器避免了对扫描使能信号的严格设计。图9是简化的增强型扫描触发器的时序示意图。当图6所示的部分增强型扫描触发器的电路工作在正常功能模式下时，那么扫描使能信号保持为一个稳定的逻辑低电平，从而在初始化后增强型扫描触发器中的MUX_Contr0l信号也将同样保持一个稳定的逻辑低电平。因此，对于增强扫描触发器来说，当系统时钟的上升沿到来的时候，增强扫描触发器中的主触发器将捕获DI数据端的信号值。由此可知，这种结构能很好的工作在功能操作模式下。从图9中还可以看出，如果扫描链中的扫描使能信号为高电平，那么MUX_Control也将保持为高电平值，扫描链工作在移位模式下。当扫描使能转换成低电平后，如果加载时钟到达，那么很显然所有的通用触发器捕获电路对第一个时钟向量的响应值。然而由于增强型扫描触发器中的MUX_Control信号仍然保持高电平，其中的主触发器将捕获从触发器中的相应值。显然MUX_Control信号在捕获时钟到达前将转换至逻辑低电平，从而电路对第二个时延测试向量的响应值将会被通用触发器和增强型扫描触发器中的主触发器所捕获，从而可以判断电路当中是否发生时延故障。从部分增强型扫描结构的工作方式可以看出，正是因为在生成时延测试向量对中的第二个向量时，其中的增强型扫描触发器中的主触发器的值可以不依赖于电路的逻辑结构，而是捕获从触发器在扫描移入得到的相应值。因此，可以在时延测试向量当中形成更多的无关位，从而可以通过测试压縮来减少整个时延测试向量集的大小。为了说明本发明的积极效果，我们分别采用标准LOC方式，以及1%增强扫描单元和2X增强扫描单元对ISCAS89和ITC99基准电路进行了实验，实验结果如表1所示。其中name代表基准电路的名称，#dff代表相应基准电路中所包含的触发器数目。FCX和#pat分别代表相应的故障覆盖率和测试向量数目。to印代表相应替换后的增强型扫描触发器数目。Limited对应栏代表在部分增强型扫描方式下把相应的故障覆盖率限定在以L0C方式得到的故障覆盖率，Unlimited则没有进行相应故障覆盖率的限定。从实验结果中可以看出，采用本发明的方法可以大大精简测试向量集的规模，且同时有一个不错的故障覆盖率的提高。表1针对基准电路采用本发明的实验结果<table>tableseeoriginaldocumentpage13</column></row><table>本发明的有益效果是通过优化选择把最有利于精简时延测试向量集规模的通用扫描触发器替换成增强型扫描触发器，从而达到在增加尽可能小的面积开销的前提下，达到令人满意的时延测试向量集大小的精简。通过结合附图对本发明具体实施例的描述，本发明的其它方面及特征对本领域的技术人员而言是显而易见的。以上对本发明的具体实施例进行了描述和说明，这些实施例应被认为其只是示例性的，并不用于对本发明进行限制，本发明应根据所附的权利要求进行解释。权利要求用于部分增强型扫描时延测试的触发器选择方法，其特征在于，所述方法，包括下列步骤步骤100.对集成电路中利用增强型扫描测试方法得到可测的跳变时延故障集合，进行故障精简处理后得到精简后的故障集合；步骤200.利用所述精简后的故障集合，计算集成电路中所有通用扫描触发器的0(1)激活相关度；步骤300.利用所述精简后的故障集合，计算集成电路中所有通用扫描触发器的0(1)敏化相关度；步骤400计算集成电路中通用扫描触发器的0(1)可控度；步骤500根据所述通用扫描触发器的0(1)激活相关度、0(1)敏化相关度和0(1)可控度，计算集成电路中每个通用扫描触发器的选择函数值，根据限定的增强型扫描触发器数量，依次把相同数量的具有最大选择函数值的通用扫描触发器替换成增强型扫描触发器。2.根据权利要求1所述的用于部分增强型扫描时延测试的触发器选择方法，其特征在于，所述步骤200，包括下列步骤步骤210.通过蕴含得到电路中的静态线；步骤220.根据所述静态线，计算电路中所有通用扫描触发器的O(l)激活相关度。3.根据权利要求2所述的用于部分增强型扫描时延测试的触发器选择方法，其特征在于，步骤220中，所述通用扫描触发器的O(l)激活相关度，根据下述规则计算如果与(或)门的一个输入被赋值成N1(N0)，那么这个门的输出将被赋值成N1(N0);如果与(或)门的一个输入被赋值成NT0/N0/NT1(NT1/N1/NT0)，并且这个门的其它输入均为静态线，那么这个门的输出将被赋值成NT0/NT0/NT1(NT1/NT1/NT0);如果与非(或非)门的一个输入被赋值成N0(N1)，那么其输出将被赋值成N1(N0);如果与非(或非)门的一个输入被赋值成NT0/N0/NT1(NT1/N1/NT0)，并且这个门的其它输入为静态线，那么这门的输出将被赋值成NT1/NT1/NT0(NT0/NT0/NT1);如果反相器的输入为N0/N1/NT0/NT1，那么其输出将被赋值成N1/N0/NT1/NT0。4.根据权利要求3所述的用于部分增强型扫描时延测试的触发器选择方法，其特征在于，所述步骤300，包括步骤如下步骤310.依据步骤200中取得的分别被赋值为N0或者N1的电路连线，如果这个电路连线的赋值为以其为输入的相应逻辑门的控制逻辑输入值，则把这个电路连线置入一个电路连线集合当中，同时把这个逻辑门置入逻辑门集合；步骤320.取得所述逻辑门集合中相应逻辑门上的其它输入连线，并把它置入另一个电路连线集合当中；步骤330.取得所述逻辑门集合中时延故障不可测的逻辑门集合；步骤340.根据步骤320得到的电路连线集合，如果以其为输入的逻辑门不属于步骤330所得到的逻辑门集合，则记录所有这些电路连线在其扇入锥中的跳变时延故障集合，但是要求所述扇入锥中跳变时延故障的故障效应传播通路必须通过步骤310中所得到的逻辑门集合中的一个逻辑门才能被检测。5.根据权利要求1所述的用于部分增强型扫描时延测试的触发器选择方法，其特征在于，所述步骤500，包括下列步骤步骤510.根据所述通用扫描触发器的O(l)激活相关度、所述通用扫描触发器0(1)敏化相关度，将二者相加，得到每个通用扫描触发器的O(l)相关度；步骤520.根据所述每个通用扫描触发器的O(l)相关度和所述通用扫描触发器的O(l)可控度，计算选择函数值。6.根据权利要求5所述的用于部分增强型扫描时延测试的触发器选择方法，其特征在于，步骤520中，采用下述公式计算所述选择函数值SE(Si)=CO(Si)XRO(Si)+C1(Si)XRl(Si)其中CO(Si)和CI(Si)代表通用扫描触发器SI的0可控度和1可控度的计算取值，RO(Si)和Rl(Si)分别代表通用扫描触发器SI的0相关度和1相关度计算取值。7.用于部分增强型扫描时延测试的触发器选择系统，其特征在于，包括故障精简模块，用于对集成电路中利用增强型扫描测试方法得到可测的跳变时延故障集合进行故障精简，从而得到精简后的故障集合；激活相关度获取模块，用于根据所述精简后的故障集合，计算集成电路中所有通用扫描触发器的O(l)激活相关度；敏化相关度获取模块，用于根据所述精简后的故障集合，计算集成电路中所有通用扫描触发器的O(l)敏化相关度；可控度计算模块，用于计算集成电路中所有通用扫描触发器的0(1)可控度；选择函数获取模块，用于根据所述通用扫描触发器的O(l)激活相关度、0(1)敏化相关度和O(l)可控度，获取集成电路中每个通用扫描触发器的选择函数值，根据限定的增强型扫描触发器数量，依次把相同数量的具有最大选择函数值的通用扫描触发器替换成增强型扫描触发器。8.根据权利要求7所述的用于部分增强型扫描时延测试的触发器选择系统，其特征在于，所述激活相关度获取模块，包括静态线获取模块，用于通过蕴含得到电路中的静态线；激活相关度计算模块，用于根据所述静态线，计算电路中所有通用扫描触发器的O(l)激活相关度。9.根据权利要求7所述的用于部分增强型扫描时延测试的触发器选择系统，其特征在于，所述敏化相关度获取模块，包括输入为控制值的电路连线获取模块，用于取得分别被赋值为NO和Nl的电路连线，如果其赋值是以其为输入的相应逻辑门集合的控制值，则把其置入一个电路连线集合中，同时把这个逻辑门置入逻辑门集合；其它输入的电路连线获取模块，用于取得所述逻辑门集合中相应逻辑门上的其它输入连线，并把它置入另一个电路连线集合当中；时延故障不可测的逻辑门获取模块，用于取得所述逻辑门集合中时延故障不可测的逻辑门集合；跳变时延故障获取模块，用于选择所述其它输入的电路连线获取模块得到的电路连线集合的电路连线中，如果该电路连线不属于所述时延故障不可测的逻辑门集合的输入连线，则记录此输入连线在其扇入锥中的跳变时延故障集合，但是要求所述扇入锥中跳变时延故障的故障效应传播通路必须通过所述输入为非控制值的电路连线获取模块得到的逻辑门集合中的一个逻辑门才能被检测。10.根据权利要求7所述的选择用于部分增强型扫描时延测试的触发器的系统，其特征在于，所述选择函数获取模块，包括相关度计算模块，用于根据所述通用扫描触发器的0(1)激活相关度、所述通用扫描触发器O(l)敏化相关度，将二者相加，得到每个通用扫描触发器的O(l)相关度；选择函数计算模块，用于根据所述每个通用扫描触发器的0(1)相关度和所述通用扫描触发器的O(l)可控度，计算选择函数值。全文摘要本发明公开了用于部分增强型扫描时延测试的触发器选择方法及系统。该方法包括下列步骤对电路中利用增强型扫描测试方法得到可测的跳变时延故障集合进行故障精简，得到精简后的故障全集；利用精简后的故障集合，计算电路中所有通用扫描触发器的0(1)激活相关度；利用精简后的故障集合，计算电路中所有通用扫描触发器的0(1)敏化相关度；计算电路中通用扫描触发器的0(1)可控度；根据通用扫描触发器的0(1)激活相关度、0(1)敏化相关度和0(1)可控度，计算电路中每个通用扫描触发器的选择函数值，从而在限定的增强型扫描触发器数量下，依次把相同数量的具有最大选择函数值的通用扫描触发器替换成增强型扫描触发器。文档编号G01R31/3177GK101706554SQ200910236849公开日2010年5月12日申请日期2009年11月2日优先权日2009年11月2日发明者李华伟,李晓维,裴颂伟申请人:中国科学院计算技术研究所