专利名称：一种电缆测试电路的制作方法
技术领域：
本实用新型涉及一种测试电路，具体涉及一种用于测试电缆是否短路、错接、漏接
的电缆测试电路。
背景技术：
目前，检查铺设距离较远的电缆是否短路、错接、漏接的方法是采用万用表、插针 和导线来进行测试。用这种方法测试电缆是否错接、漏接的过程为在被测电缆的一端(近 端)用导线将被测电缆的芯线与屏蔽层短接，在另一端(远端)用万用表连接被测电缆的 芯线和屏蔽层，使导线、被测电缆的芯线、屏蔽层、万用表形成回路，通过观察万用表的指示 情况来判断被测试电缆芯线的通断、连接顺序；测试电缆是否短接的过程为将被测电缆 的一段(近端)"断开"(不连接任何设备和短接线)，用万用表的欧姆最高档测试任意两 根芯线组合的绝缘性，每进行一次测试，都需要重新将插针拔插一次，再通过对讲机等通讯 设备通知电缆另外一端(远端)人员短接需要测量的芯线号。可见，检查电缆时，至少需要 两个工作人员；而且如果被测电缆的芯线数量较大，将耗费大量的时间，很容易导致不完全 测试的情况发生，存在安全隐患；此外，被测电缆各芯线的检测结果采用人工记录，在记录 过程中也存在出错的可能。
发明内容本实用新型所要解决的技术问题是针对上述现有技术存在的不足而提供一种基 于CPLD技术的电缆测试电路，具有体积小、使用方便、自动形成检测结果、容易扩展连接到 其他数字设备等优点。 本实用新型为解决上述提出的技术问题所采用的技术方案为包括近端电路单元 和远端电路单元，所述近端电路单元包括方波发生器11、计数器12、计时器13、与门14、编 码器15、D触发器16、锁存器17，所述方波发生器的信号端CLK分别与计数器的时钟输入端 CLK、计时器的清零端CLR、 D触发器的输入端D相连，计数器的输出端Q[3. . 0]与锁存器的 高四位输入端DH[7..4]相连，计时器的输出端Q[3..0]和与门的输入端相连，与门的输出 端141与计数器的清零端CLR相连，编码器的输出端RESULT[3. . 0]与锁存器的低四位输入 端DL[3. . 0]相连，D触发器的输出端Q与锁存器的输入端EN相连；所述远端电路单元包括 计数器21、计时器22、与门23、译码器24，计数器21的输出端Q[3..0]与解码器24的输入 端RESULT [3. . 0]相连，计时器22的输出端Q[3. . 0]和与门23的输入端相连，与门23的输 出端231与计数器21的清零端CLR相连。 根据上述方案，所述方波发生器11的信号端CLK与被测电缆的近端屏蔽 层Al相连，计数器21的输入端CLK与被测电缆的远端屏蔽层A2相连，编码器15的 输入端CHANNEL[15..0]与被测电缆近端各芯线B1按顺序相连，解码器24的输入端 CHANNEL[15. . 0]与被测电缆远端各芯线B2按顺序相连。 根据上述方案，所述计数器12和计数器21都以上升沿为触发对方波信号进行计数，计时器13和计时器22都对方波信号的低电平计时，计时器13的时钟输入端CLK接频 率lKHz的信号。 A1、A2分别表示被测电缆的近端屏蔽层、远端屏蔽层，B1、B2分别表示被测电缆的 近端各芯线、远端各芯线。本实用新型的工作原理为启动测量时，选定被测电缆中的某一 条芯线，方波发生器11发送出方波信号，且以方波的上升沿为触发，计数器12和计数器21 同时对方波信号进行计数，使被测电缆的近端各芯线Bl和远端各芯线B2信号同步，计数器 21通过译码器24将计数结果译码送至被测电缆的远端各芯线B2，编码器15将检测结果编 码送至数据锁存器17低四位锁存，方波发生器送出的方波信号通过D触发器16延时做锁 存器17的使能端，此时，锁存器17里保存有被测电缆的当前芯线信号和检测结果。结束测 量时，方波发生器停止发送方波信号，计时器13和计时器22开始计时， 一旦计时器13、计时 器22的输出全为高电平时，计数器12、计数器21清零，准备下次测量。 本实用新型的有益效果在于1.采用远近端同步收发信号，减少了传统测试的工 作量，节省了检查时间；2.采用CPLD技术，提高了测试的可靠性；3.测试时，被测电缆的所 有芯线与测量电路全部相连，避免了不完全测试的情况发生；4.检测结果自动生成，避免 了人工记录可能出现的错误，提高了测试准确度。
图1为本实用新型一个实施例的近端电路单元原理图。 图2为本实用新型一个实施例的远端电路单元原理图。
具体实施方式
以下结合附图进一步说明本实用新型的实施例，Al、 A2分别表示被测电缆的近端 屏蔽层、远端屏蔽层，B1、B2分别表示被测电缆的近端各芯线、远端各芯线，包括近端电路单 元和远端电路单元，所述近端电路单元包括方波发生器11、计数器12、计时器13、与门14、 编码器15、 D触发器16、锁存器17，所述方波发生器的信号端CLK分别与计数器的时钟输 入端CLK、计时器的清零端CLR、D触发器的输入端D相连，计数器的输出端Q[3. . 0]与锁存 器的高四位输入端DH[7..4]相连，计时器的输出端Q[3..0]和与门的输入端相连，与门的 输出端141与计数器的清零端CLR相连，编码器的输出端RESULT[3. . 0]与锁存器的低四位 输入端DL[3..0]相连，D触发器的输出端Q与锁存器的输入端EN相连；所述远端电路单 元包括计数器21、计时器22、与门23、译码器24，计数器21的输出端Q[3. . 0]与解码器24 的输入端RESULT [3. . 0]相连，计时器22的输出端Q[3. . 0]和与门23的输入端相连，与门 23的输出端231与计数器21的清零端CLR相连；方波发生器11的信号端CLK与被测电缆 的近端屏蔽层Al相连，计数器21的输入端CLK与被测电缆的远端屏蔽层A2相连，编码器 15的输入端CHANNEL [15. . 0]与被测电缆近端各芯线Bl按顺序相连，解码器24的输入端 CHANNEL[15. . 0]与被测电缆远端各芯线B2按顺序相连；计数器12和计数器21都以上升 沿为触发对方波信号进行计数，计时器13和计时器22都对方波信号的低电平计时，计时器 13的时钟输入端CLK接频率lKHz的信号。 测试时，用户选定被测电缆中的某一条芯线，方波发生器ll输出频率为50Hz的方 波信号，计数器12对方波信号进行计数，将计数结果输出到锁存器17的高四位数据，与此同时，远端电路的计数器21也对方波信号进行计数，将计数结果输出到解码器24的输入 端，解码器24将计数结果解码，选通B2中该条芯线的远端信号为高电平，编码器15接受Bl 中该条芯线传输回来的近端信号作为检测结果，并将检测结果编码输出到锁存器17的低 四位输入端DL[3. . 0] ， D触发器16将方波发生器11输出方波信号延时lms输出到数据锁 存器17的使能端EN，用来锁存被测电缆中当前芯线的检测结果。如果检测结果的高电平芯 线信号有一个，则被测电缆中的当前测试芯线正常；如果检测结果的高电平信号有一个以 上，则芯线短路；如果检测结果没有高电平信号的，则芯线断路。 测试结束，在近端电路单元，方波发生器11停止输出波形信号，则计时器13的清 零端失效，开始以lms为单位计时，当计时达过15ms时，其输出通过与门14将计数器12清 零，准备下次测量。当方波信号正常输出时，计时器13的计时每次达到10ms时，即被方波 信号的高电平清零，不会将计数器12清零。在远端电路单元，计时器22的清零、计数、对计 数器21的清零与计时器13同步。
权利要求一种电缆测试电路，包括近端电路单元和远端电路单元，其特征在于所述近端电路单元包括方波发生器(11)、计数器(12)、计时器(13)、与门(14)、编码器(15)、D触发器(16)、锁存器(17)，所述方波发生器的信号端CLK分别与计数器的时钟输入端CLK、计时器的清零端CLR、D触发器的输入端D相连，计数器的输出端Q[3..0]与锁存器的高四位输入端DH[7..4]相连，计时器的输出端Q[3..0]和与门的输入端相连，与门的输出端(141)与计数器的清零端CLR相连，编码器的输出端RESULT[3..0]与锁存器的低四位输入端DL[3..0]相连，D触发器的输出端Q与锁存器的输入端EN相连；所述远端电路单元包括计数器(21)、计时器(22)、与门(23)、译码器(24)，计数器(21)的输出端Q[3..0]与解码器(24)的输入端RESULT[3..0]相连，计时器(22)的输出端Q[3..0]和与门(23)的输入端相连，与门(23)的输出端(231)与计数器(21)的清零端CLR相连。
2. 根据权利要求l所述的电缆测试电路，其特征在于方波发生器(11)的信号端CLK 与被测电缆的近端屏蔽层A1相连，计数器(21)的输入端CLK与被测电缆的远端屏蔽层A2 相连。
3. 根据权利要求2所述的电缆测试电路，其特征在于编码器(15)的输入 端CHANNEL[15..0]与被测电缆近端各芯线Bl按顺序相连，解码器(24)的输入端 CHANNEL[15. . 0]与被测电缆远端各芯线B2按顺序相连。
4. 根据权利要求3中任一所述的电缆测试电路，其特征在于计数器(12)和计数器 (21)都以上升沿为触发对方波信号进行计数。
5. 根据权利要求3所述的电缆测试电路，其特征在于计时器(13)和计时器(22)都 对方波信号的低电平计时。
6. 根据权利要求1 5中任一所述的电缆测试电路，其特征在于计时器(13)的时钟 输入端CLK接频率lKHz的信号。
专利摘要本实用新型公开了一种电缆测试电路，包括近端电路单元和远端电路单元，其特征在于所述近端电路单元包括方波发生器、计数器、计时器、与门、编码器、D触发器、锁存器，所述方波发生器的信号端分别与计数器的时钟输入端、计时器的清零端、D触发器的输入端相连，计数器的输出端与锁存器的高四位输入端相连，计时器的输出端和与门的输入端相连，与门的输出端与计数器的清零端相连，编码器的输出端与锁存器的低四位输入端相连，D触发器的输出端与锁存器的输入端相连；所述远端电路单元包括计数器、计时器、与门、译码器。本实用新型提高了测试的可靠性；避免了不完全测试的情况发生；检测结果自动生成，提高了测试准确度。
文档编号G01R31/11GK201464602SQ20092008769
公开日2010年5月12日 申请日期2009年7月28日 优先权日2009年7月28日
发明者刘帆, 吴畅, 涂文杰, 罗威, 谭显春 申请人:中国舰船研究设计中心