专利名称：基于片上系统soc的bist通用基础测试模块及测试系统及利用此系统的测试方法
技术领域：
本发明涉及一种板级混合电路的测试模块及测试方法。
背景技术：
随着电子技术的发展，电子系统变得越来越复杂。普通的电子系统中往往包括数 字电路、模拟电路，微处理器和FPGA等可编程器件，先进而复杂的电子设备在提高系统性 能的同时，也带来了繁重的测试和故障诊断的问题。。因此，设计阶段就应该考虑测试的问 题，这样才能利于整个寿命周期的测试和故障诊断。实验研究结果表明，测试的总体原则是 将复杂的整个系统按功能要求分成若干子功能模块，然后分别处理。通常可将处理过程分 为两级状态监测和故障诊断，前者以功能测试为手段，根据监测的状态，实现功能模块级 的故障定位；后者目标则是在模块已经定位的基础上进一步通过路内测试的方法，将故障 定位到元件级。现代电子电路使用核心集成电路和辅助阻容元件的现状，使故障诊断的实 际需要并非一定要定位到每一个阻容器件。但为了体现基础测试模块的通用性，则应对其 精心设计，适当安排功能的配置，在系统确有这种特殊要求时则能满足工作的需要。当然， 要求的检测率和隔离率越高，则所要测量、激励和接地的测点也就应当越多。不过，通常在 采用分块测试之后，最终需要的实际测点并不一定很多，且可在需要时使用多个基础测试 模块。BIT和BIST (Build-in-Self-Test)是应对电子电路广泛应用、对电子电路测试要 求不断提高的必然趋势。其内涵是在被测电子功能电路中加入相关硬、软件测试电路，用以 实现和提高自我测试能力的技术。采用这种技术，可由产品和电路设计者在设计阶段进行 测试方法的规划，从而可以明显简化测试步骤和对测试设备的要求、缩短测试时间、降低测 试成本。BIST是在BIT基础上，将操作测试过程、处理测试结果的终端工作也放在被测电路 中实现，因此可以进一步降低测试过程对自动测试设备(ATE)的依赖程度，提高独立实施 自动测试的能力。BIST测试由于完全依靠被测电子功能电路板内附加的测试电路来实现 测试，因此与基于ATE设备的传统自动测试和BIT测试相比，自然需要更多地到考虑和推敲 测试项目和测试内容。数字电路和模拟电路的测试方法有很大不同，因此应当采用不同的测试电路和方 法。目前数字电路的实现已经广泛使用可编程逻辑器件(如FPGA、CPLD等)，它们均已支 持IEEEl 149. 1边界扫描功能，因此可以直接使用STA400的数字边界扫描测试方法，没有必 要自行配置BIT的基础测试电路模块。然而，对于模拟电路则很不同，不仅不可能为诸如电 阻、电容、电感等分离元件配置模拟边界扫描测点，而且就是集成电路，也根本没有实际可 供选用的模拟元件能够支持IEEE1149. 4。STA400是极少数可从市场得到的边界扫描芯片， 尽管其多路模拟开关的本身功能可以方便地用来实现系统功能电路和测试电路之间的切 换，其引脚的ABM也可用来连接所测电路的不同测点，但其价高难买，而且内部开关只能通 过500uA的电流，因此需要精心设计限流措施。
基于STA400的模拟边界扫描技术只是通过片内ABM为模拟被测电路提供灵活的 虚拟测点，系统还需为芯片引脚ATl和AT2提供测试激励源和测量电路。考虑模拟电路的测 试激励也比数字电路要复杂得多，不但分为电压与电流输出，而且还可能需要输出不同的 波形幅值，频率。这样，对在STA400的操作不仅需要控制JTAG接口来处理通道的切换，而且 还需要提供适当的信号发生器和数据采集器，此外还要能够实现必要的数据处理功能。虽 然可以利用电路本身的微处理器(诸如板上DSP、单片机等)支持上述基本硬件功能，但也 仍然需要开发相应的固件管理程序来具体控制测试电路，从而对电子电路模件的设计人员 提出较高的要求。
发明内容
本发明为了解决现有的自动测试设备存在的体积大、成本高、限制电流、测试不灵 活的问题，提供一种基于片上系统SOC的BIST通用基础测试模块及测试系统及利用此系统 的测试方法。基于片上系统SOC的BIST通用基础测试模块，它包括片上系统S0C、第二跟随器、 第三跟随器、第一模拟开关、第二模拟开关、电平转换电路、激励信号连接器和响应信号连 接器，片上系统SOCl的方波信号输出端与第二跟随器的信号输入端相连，第二跟随器的 信号输出端与第一模拟开关的第一路信号输入端相连，第一模拟开关的信号输出端与激励 信号连接器的信号输入端相连，响应信号连接器的信号输出端与第二模拟开关的信号输入 端相连，第二模拟开关的信号输出端与第三跟随器的信号输入端相连，第三跟随器的信号 输出端与电平转换电路的信号输入端相连，电平转换电路的信号输出端与片上系统SOC的 模拟信号输入端相连，片上系统SOC的第一模拟开关控制信号输出端与第一模拟开关的控 制信号输入端相连，片上系统SOC的第二模拟开关控制信号输出端与第二模拟开关的控制 信号输入端相连。采用基于片上系统SOC的BIST通用基础测试模块的测试系统，它包括基于片上系 统SOC的BIST通用基础测试模块、串行数据通信电路和控制器，所述基于片上系统SOC的 BIST通用测试功能模块包括片上系统S0C、第二跟随器、第三跟随器、第一模拟开关、第二 模拟开关、电平转换电路、激励信号连接器和响应信号连接器，片上系统SOC的方波信号输 出端与第二跟随器的信号输入端相连，第二跟随器的信号输出端与第一模拟开关的第一路 信号输入端相连，第一模拟开关的信号输出端与激励信号连接器的信号输入端相连，响应 信号连接器的信号输出端与第二模拟开关的信号输入端相连，第二模拟开关的信号输出端 与第三跟随器的信号输入端相连，第三跟随器的信号输出端与电平转换电路的信号输入端 相连，电平转换电路的信号输出端与片上系统SOC的模拟信号输入端相连，片上系统SOC的 第一模拟开关控制信号输出端与第一模拟开关的控制信号输入端相连，片上系统SOC的第 二模拟开关控制信号输出端与第二模拟开关的控制信号输入端相连；片上系统SOC通过串 行数据通信电路与控制器的串行数据通信端相连。基于片上系统SOC的BIST通用基础测试系统的测试方法，具体步骤如下测试系统与被测电子功能电路的连接，所述测试系统的激励信号连接器的信号输 出端与被测电子功能电路的激励信号输入端相连，被测电子功能电路的响应信号输出端与 测试系统的响应信号连接器的信号输入端相连；
控制器根据被测电子功能电路的原理图及测试系统与被测电子功能电路的连接 关系，确定所要设置的激励信号参数及对应的激励信号连接器管脚，并发送所述激励信号 参数及对应的激励信号连接器管脚信息给片上系统SOC ；片上系统SOC根据控制器发送的激励信号的参数信息产生激励信号，并将所述激 励信号通过第一模拟开关发送给对应的激励信号连接器管脚，最后注入被测电子功能电 路；片上系统SOC通过控制第二模拟开关分别采集被测电子功能电路中的每一个响 应信号，并将采集到的相应信号经过A/D转换后作为测试结果数据；片上系统SOCl将测量结果数据通过串行数据通讯端发送至控制器；控制器根据测量结果数据计算出诊断率和隔离率。本发明提出一种可满足小型混合电路测试的基于片上系统SOC的BIST通用基础 测试功能模块，尺寸小、成本低、测试灵活方便，对激励与采样的要求较低，简化的测试电路 结构，使其集中发挥通用的BIST基础测试功能。本发明的BIST基础测试功能模块可以方便 地插在被测电子功能电路7中为其配置的插座上，只需占用很小的电路面积就可以实现测 试电路的基本功能。被测电子功能电路7往往是由多个电路模块组成，把电路作为一个整 体来测试是比较困难，而独立测试单一电路模块则相对容易。这样，应用本发明的BIST基 础测试功能模块可以针对不同的被测电路，分别配置不同参数的不同模块分别进行测试。
图1为基于片上系统SOC的BIST通用基础测试模块的结构示意图。图2为采用 基于片上系统SOC的BIST通用基础测试模块的测试系统的结构示意图。图3为二阶压控 带通滤波器测试电路界面图。图4为基于片上系统SOC的BIST通用基础测试模块的一种 电路原理图。
具体实施例方式具体实施方式
一、结合图1说明本实施方式，基于片上系统SOC的BIST通用基础 测试模块，它包括片上系统S0C1、第二跟随器3-2、第三跟随器3-3、第一模拟开关4-1、第二 模拟开关4-2、电平转换电路5、激励信号连接器9-1和响应信号连接器9-2，片上系统SOCl 的方波信号输出端与第二跟随器3-2的信号输入端相连，第二跟随器3-2的信号输出端与 第一模拟开关4-1的第一路信号输入端相连，第一模拟开关4-1的信号输出端与激励信号 连接器9-1的信号输入端相连，响应信号连接器9-2的信号输出端与第二模拟开关4-2的 信号输入端相连，第二模拟开关4-2的信号输出端与第三跟随器3-3的信号输入端相连，第 三跟随器3-3的信号输出端与电平转换电路5的信号输入端相连，电平转换电路5的信号 输出端与片上系统SOCl的模拟信号输入端相连，片上系统SOCl的第一模拟开关控制信号 输出端与第一模拟开关4-1的控制信号输入端相连，片上系统SOCl的第二模拟开关控制信 号输出端与第二模拟开关4-2的控制信号输入端相连。SOC =System On Chip的缩写，称为系统级芯片，也有称片上系统，是一个有专用目 标的集成电路，其中包含完整系统并有嵌入软件的全部内容。在测试过程中，被测电子功能电路7测试激励信号输入端与本发明的激励信号连接器9-1的信号输出端相连，用于注入激励信号，被测电子功能电路7的测试响应信号输出 端与本发明的响应信号连接器9-2的信号输入端相连，用于采集响应信号。片上系统SOCl可以选用带有A/D转换功能的C8051F320、C8051F342、C8051F343、 C8051F346或C8051F347型号单片机，其内部的可编程计数器阵列(PCA)可输出频率高 达6MHz的频率可调节方波；第一跟随器3-1、第二跟随器3-2和第三跟随器3_3可以采用 TL084型号运算放大器实现，第一模拟开关4-1可以采用⑶4053型模拟开关实现，第一模拟 开关4-1使BIST通用基础测试功能模块工作时，可以选择输出的激励信号与激励信号连接 器9-1连通或者断开，当所述模拟开关为断开状态时，被测电子功能电路7能够正常工作， 测试电路就不会对电路的正常工作产生影响；第二模拟开关4-2可以采用CD4051型模拟开 关实现；实现多路信号通过一个A/D转换电路实现采集的目的，具体电路结构参见图4。
具体实施方式
二、结合图1说明本实施方式，本实施方式与具体实施方式
一的基 于片上系统SOC的BIST通用基础测试模块的不同之处在于，它还包括低通滤波器2和第一 跟随器3-1，片上系统SOCl的脉宽调制信号输出端与低通滤波器2的信号输入端相连，低通 滤波器2的信号输出端与第一跟随器3-1的信号输入端相连，第一跟随器3-1的信号输出 端与第一模拟开关4-1的第一路信号输入端相连。片上系统SOC内的可编程计数器阵列(PCA)可产生占空比为0.4% 99. 6%可调 的PWM波，对该信号滤波，可产生0 3. 3V可调的直流电压。
具体实施方式
三、结合图1说明本实施方式，本实施方式与具体实施方式
一或二 的基于片上系统SOC的BIST通用基础测试模块的不同之处在于，它还包括第二运算放大器 8-2，所述第二运算放大器8-2的信号输入端与片上系统SOCl的方波信号输出端相连，第二 运算放大器8-2的信号输出端与第二跟随器3-2的信号输入端相连。本实施方式增加的第二运算放大器8-2用于对片上系统SOCl输出的方波信号的 幅值进行调整，即对电平的转换，然后再传输给第二跟随器3-2进行整形后输出给第一模 拟开关4-1。本实施方式实现了对输出激励信号的电平调整的功能。
具体实施方式
四、结合图1说明本实施方式，本实施方式与具体实施方式
一、二、 三或四的不同之处在于基于片上系统SOC的BIST通用基础测试模块，它还包括第一运算放 大器8-1，所述第一运算放大器8-1的信号输入端与低通滤波器2的信号输出端相连，第一 运算放大器8-1的信号输出端与第一跟随器3-1的信号输入端相连。本实施方式增加的第一运算放大器8-1用于对低通滤波器2的输出信号的幅值进 行调整后再输出给第一跟随器3-1进行整形输出给第一模拟开关4-1。本实施方式实现了 对输出激励信号的电平调整的功能。
具体实施方式
三和具体实施方式
四中采用增加运算放大器实现对激励电压的电 平转换，满足不同被测电子功能电路7对激励信号电平的要求。
具体实施方式
五、结合图1说明本实施方式，本实施方式与具体实施方式
一、二、 三或四的基于片上系统SOC的BIST通用基础测试模块的不同之处在于，它还包括第三运算 放大器8-3，所述第三运算放大器8-3的信号输入端与第二模拟开关4-2的信号输出端相 连，第三运算放大器8-3的信号输出端与第三跟随器3-3的信号输出端相连。片上系统SOCl输入电压范围要求在0 3. 3V之间，而被测电子功能电路7电压 输入的范围为-5V 5V之间，因此通过两级运放将-5V 5V之间的电压信号转换到0 3. 3V之间，从而满足片上系统SOCl和被测电子功能电路7电压输入范围的要求。
具体实施方式
六、结合图2说明本实施方式，采用基于片上系统SOC的BIST通用 基础测试模块的测试系统，它包括基于片上系统SOC的BIST通用基础测试模块0、串行数据 通信电路8和控制器6，所述基于片上系统SOC的BIST通用测试功能模块0采用具体实施 方式一至五中任意一个实施方式所述的基于片上系统SOC的BIST通用测试功能模块，所述 片上系统SOCl通过串行数据通信电路8与控制器6的串行数据通信端相连。控制器6可以采用计算机或是DSP电路实现，串行数据通讯电路可以采用USB通 信电路或UART通信电路实现。
具体实施方式
七、采用具体实施方式
六所述的基于片上系统SOC的BIST通用基础 测试系统的测试方法，具体步骤如下测试系统与被测电子功能电路7的连接，所述测试系统的激励信号连接器9-1的 信号输出端与被测电子功能电路7的激励信号输入端相连，被测电子功能电路7的响应信 号输出端与测试系统的响应信号连接器9-2的信号输入端相连；控制器6根据被测电子功能电路7的原理图及测试系统与被测电子功能电路7的 连接关系，确定所要设置的激励信号参数及对应的激励信号连接器9-1管脚，并发送所述 激励信号参数及对应的激励信号连接器9-1管脚信息给片上系统SOCl ；片上系统SOCl根据控制器发送的激励信号的参数信息产生激励信号，并将所述 激励信号通过第一模拟开关4-1发送给对应的激励信号连接器9-1管脚，最后注入被测电 子功能电路7;片上系统SOCl通过控制第二模拟开关4-2分别采集被测电子功能电路中的每一 个响应信号，并将采集到的相应信号经过A/D转换后作为测试结果数据；片上系统SOCl将测量结果数据通过串行数据通讯端发送至控制器6 ；控制器6根据测量结果数据计算出诊断率和隔离率。在进行测试之前片上系统SOCl需要进行上电复位。加上激励后，由于电路和A/D 采样的延迟，响应的产生可能会滞后，因此需要一定的延迟时间才能读取到响应，在片上系 统SOC内部采用计数器延时。
具体实施方式
八、本实施方式是对具体实施方式
七中“片上系统SOCl将测量结果 数据通过串行数据通讯端发送至控制器6”进一步说明片上系统SOCl对被测电子功能电 路7产生的响应信号进行A/D采样可以进行一次或多次采样，采用连续的多次读取采样数 据求平均值的方式。为了确保数据的准确性，采用连续的多次读取求平均值的方式。连续读取规定的 次数，如十次，完成后求均值。
具体实施方式
九、本实施方式是利用本发明的基于片上系统SOC的BIST通用基 础测试模块的测试系统对二阶压控带通滤波器进行测试的具体实施例，需要测试二阶压控 带通滤波器基本工作状态，并进行故障诊断。实际过程需要软件支持，并在PC集成开发环 境的支持下进行参数配置、仿真分析、联机调试，直至成功后最终形成参数执行代码，再由 BIST基础模块独立运行。图3展示集成开发环境主界面。首先，将被测二阶压控带通滤波器电路的原理图展示在主界面，并对被测二阶压 控带通滤波器电路进行分析，建立测试项，即确定所要注入激励信号的测点及需要施加什么样的测试激励信号，需要测量哪些测点的输出响应，包括测量内容和范围，然后将需要注 入激励信号的测点分别与测试系统的9-1的信号输出端连接，将需要采集相应信号的测点 分别与9-2的信号输入端连接；控制器6发送需要注入激励信号的测点信息及相应的激励信号的参数给片上系 统 SOCl ；片上系统SOCl根据控制器发送的参数产生激励信号，并通过控制第一模拟开关 4-1将所述激励信号发送给被测二阶压控带通滤波器电路中相应的测点；片上系统SOCl控制第二模拟开关4-2采集被测电子功能电路中的响应信号，并将 所述相应信号做A/D转换后作为测试结果数据；片上系统SOCl将测量结果数据通过串行数据通讯端发送至控制器6 ；控制器6就 被测二阶压控带通滤波器电路中元件的标称值及其故障值的不同组合条件进行仿真分析， 并在仿真过程中施加和观察各测试项中所配置的内容。仿真可以通过数学关系和电路关系 两种方式进行，其结果首先建立故障_征兆关系。实际应用时可首先根据容易直接实现的基础条件配置测点和激励信号，若依此条 件所进行仿真分析的诊断率和隔离率计算不能满足需要，可增加测试项(测点和激励信 号)后再重新计算。显然测试项越多、则诊断率和隔离率就可能越高，直至满足设计者需 要。此后可以回到集成开发环境的主机面，继续运行实际测试过程。即取得各测试项的实 测结果后，依据仿真分析建立的故障_征兆关系进行诊断。当对被测电路反复测试取得经 验后，再生成最终的测试代码，下载到BIST基础模块。这里，首先定义测点Tp 1、Tp2、Tp3、Τρ4、Τρ5，分别表示Ui、Ul、Uo、U+和U-。然后 直观观察，可考虑在带通滤波电路的输入处Ui加模拟激励，测试其它4个测点的输出响应， 并通过改变交流方波的可调频率，测得不同激励作用下的频率响应。测试过程表明，模糊度越细、隔离率越高，则所需的测点和激励/响应内容越多， 测试所需的代价也就越大。实际应用中诊断往往并不真需要定位到每一个元件，当然如果 真的需要定位到每一元器件，那么增加相应的测试成本就能满足要求。
权利要求
基于片上系统SOC的BIST通用基础测试模块，其特征在于它包括片上系统SOC(1)、第二跟随器(3 2)、第三跟随器(3 3)、第一模拟开关(4 1)、第二模拟开关(4 2)、电平转换电路(5)、激励信号连接器(9 1)和响应信号连接器(9 2)，片上系统SOC(1)的方波信号输出端与第二跟随器(3 2)的信号输入端相连，第二跟随器(3 2)的信号输出端与第一模拟开关(4 1)的第一路信号输入端相连，第一模拟开关(4 1)的信号输出端与激励信号连接器(9 1)的信号输入端相连，响应信号连接器(9 2)的信号输出端与第二模拟开关(4 2)的信号输入端相连，第二模拟开关(4 2)的信号输出端与第三跟随器(3 3)的信号输入端相连，第三跟随器(3 3)的信号输出端与电平转换电路(5)的信号输入端相连，电平转换电路(5)的信号输出端与片上系统SOC(1)的模拟信号输入端相连，片上系统SOC(1)的第一模拟开关控制信号输出端与第一模拟开关(4 1)的控制信号输入端相连，片上系统SOC(1)的第二模拟开关控制信号输出端与第二模拟开关(4 2)的控制信号输入端相连。
2.根据权利要求1所述的基于片上系统SOC的BIST通用基础测试模块，其特征在于它 还包括低通滤波器(2)和第一跟随器(3-1)，片上系统SOC(I)的脉宽调制信号输出端与低 通滤波器(2)的信号输入端相连，低通滤波器(2)的信号输出端与第一跟随器(3-1)的信 号输入端相连，第一跟随器(3-1)的信号输出端与第一模拟开关(4-1)的第一路信号输入 端相连。
3.根据权利要求1所述的基于片上系统SOC的BIST通用基础测试模块，其特征在 于它还包括第二运算放大器(8-2)，所述第二运算放大器(8-2)的信号输入端与片上系统 SOC(I)的方波信号输出端相连，第二运算放大器(8-2)的信号输出端与第二跟随器(3-2) 的信号输入端相连。
4.根据权利要求2所述的基于片上系统SOC的BIST通用基础测试模块，其特征在于它 还包括第一运算放大器(8-1)，所述第一运算放大器(8-1)的信号输入端与低通滤波器(2) 的信号输出端相连，第一运算放大器(8-1)的信号输出端与第一跟随器(3-1)的信号输入 端相连。
5.根据权利要求1、2、3、4所述的基于片上系统SOC的BIST通用基础测试模块，其特征 在于它还包括第三运算放大器(8-3)，所述第三运算放大器(8-3)的信号输入端与第二模 拟开关(4-2)的信号输出端相连，第三运算放大器(8-3)的信号输出端与第三跟随器(3-3) 的信号输出端相连。
6.采用基于片上系统SOC的BIST通用基础测试模块的测试系统，其特征在于它包括基 于片上系统SOC的BIST通用基础测试模块(0)、串行数据通信电路⑶和控制器(6)，所述 基于片上系统SOC的BIST通用基础测试模块(0)包括片上系统SOC(I)、第二跟随器(3-2)、 第三跟随器(3-3)、第一模拟开关(4-1)、第二模拟开关(4-2)、电平转换电路(5)、激励信号 连接器(9-1)和响应信号连接器(9-2)，片上系统SOC(I)的方波信号输出端与第二跟随器 (3-2)的信号输入端相连，第二跟随器(3-2)的信号输出端与第一模拟开关(4-1)的第一路 信号输入端相连，第一模拟开关(4-1)的信号输出端与激励信号连接器(9-1)的信号输入 端相连，响应信号连接器(9-2)的信号输出端与第二模拟开关(4-2)的信号输入端相连，第 二模拟开关(4-2)的信号输出端与第三跟随器(3-3)的信号输入端相连，第三跟随器(3-3) 的信号输出端与电平转换电路(5)的信号输入端相连，电平转换电路(5)的信号输出端与 片上系统SOC(I)的模拟信号输入端相连，片上系统SOC(I)的第一模拟开关控制信号输出端与第一模拟开关(4-1)的控制信号输入端相连，片上系统SOC(I)的第二模拟开关控制信 号输出端与第二模拟开关(4-2)的控制信号输入端相连；片上系统SOC(I)通过串行数据通 信电路(8)与控制器(6)的串行数据通信端相连。
7.根据权利要求6所述的采用基于片上系统SOC的BIST通用基础测试模块的测试系 统，其特征在于控制器(6)为PC机。
8.根据权利要求6所述的采用基于片上系统SOC的BIST通用基础测试模块的测试系 统，其特征在于控制器(6)为DSP电路。
9.采用基于片上系统SOC的BIST通用基础测试系统的测试方法，其特征在于所述基 于片上系统SOC的BIST通用基础测试系统，它包括基于片上系统SOC的BIST通用基础测 试模块(0)、串行数据通信电路(8)和控制器(6)，所述基于片上系统SOC的BIST通用基础 测试模块(0)包括片上系统SOC(I)、第二跟随器(3-2)、第三跟随器(3-3)、第一模拟开关 (4-1)、第二模拟开关(4-2)、电平转换电路(5)、激励信号连接器(9-1)和响应信号连接器 (9-2)，片上系统SOC(I)的方波信号输出端与第二跟随器(3-2)的信号输入端相连，第二跟 随器(3-2)的信号输出端与第一模拟开关(4-1)的第一路信号输入端相连，第一模拟开关 (4-1)的信号输出端与激励信号连接器(9-1)的信号输入端相连，响应信号连接器(9-2)的 信号输出端与第二模拟开关(4-2)的信号输入端相连，第二模拟开关(4-2)的信号输出端 与第三跟随器(3-3)的信号输入端相连，第三跟随器(3-3)的信号输出端与电平转换电路 (5)的信号输入端相连，电平转换电路(5)的信号输出端与片上系统SOC(I)的模拟信号输 入端相连，片上系统SOC(I)的第一模拟开关控制信号输出端与第一模拟开关(4-1)的控制 信号输入端相连，片上系统SOC(I)的第二模拟开关控制信号输出端与第二模拟开关(4-2) 的控制信号输入端相连；片上系统SOC(I)通过串行数据通信电路⑶与控制器(6)的串行 数据通信端相连；所述测试方法的具体步骤如下测试系统与被测电子功能电路(7)的连接，所述测试系统的激励信号连接器(9-1)的 信号输出端与被测电子功能电路(7)的激励信号输入端相连，被测电子功能电路(7)的响 应信号输出端与测试系统的响应信号连接器(9-2)的信号输入端相连；控制器(6)根据被测电子功能电路(7)的原理图及测试系统与被测电子功能电路(7) 的连接关系，确定所要设置的激励信号参数及对应的激励信号连接器(9-1)管脚，并发送 所述激励信号参数及对应的激励信号连接器(9-1)管脚信息给片上系统SOC(I)；片上系统SOC(I)根据控制器发送的激励信号的参数信息产生激励信号，并将所述激 励信号通过第一模拟开关(4-1)发送给对应的激励信号连接器(9-1)管脚，最后注入被测 电子功能电路(7)；片上系统SOC(I)通过控制第二模拟开关(4-2)分别采集被测电子功能电路中的每一 个响应信号，并将采集到的相应信号经过A/D转换后作为测试结果数据；片上系统SOC(I)将测量结果数据通过串行数据通讯端发送至控制器(6)；控制器(6)根据测量结果数据计算出诊断率和隔离率。
10.根据权利要9所述的基于片上系统SOC的BIST通用基础测试系统的测试方法，其 特征在于片上系统SOC(I)对被测电子功能电路(7)产生的响应信号进行A/D采样可以进 行一次或多次采样，采用连续的多次读取采样数据求平均值的方式。
全文摘要
基于片上系统SOC的BIST通用基础测试模块及测试系统及利用此系统的测试方法，它涉及一种混合电路的测试模块及测试方法，它解决了现有的自动测试设备存在的体积大、成本高、限制电流、测试不灵活的问题，测试功能模块由片上系统SOC、跟随器、模拟开关和电平转换电路连接而成。测试系统除包括测试功能模块外，还包括控制器。测试方法具体如下一、片上系统SOC控制模拟开关由工作状态转换到测试状态；二、产生激励信号；三、对响应信号进行A/D采样，并存储采样结果；四、根据采样结果的数据传输方式进行数据处理并显示结果；五、片上系统SOC控制模拟开关测试状态转换到工作状态。本发明适用于混合电路的测试。
文档编号G01R31/3167GK101893684SQ20101010891
公开日2010年11月24日 申请日期2010年2月10日 优先权日2010年2月10日
发明者刘思久, 朱敏, 李治, 李萌, 黄辉 申请人:哈尔滨工业大学