专利名称：Pci-e信号测试装置的制作方法
技术领域：
本发明涉及一种测试装置，特别涉及ー种可快速测试PCI-E信号的测试装置。
背景技术：
PCIExpress (PCI-E)总线作为主板必备的总线，在电脑上得到了广泛应用。例如南桥与网卡芯片之间的通信就使用PCI-E总线。PCI-E总线的信号传输速率最低为I. 25GS/s，最高达到5. OGS/s。但是随着总线信号传输速度的提高，各种干扰因素，例如阻抗变动，邻近信号串扰，电磁干扰(Electro Magneticlnterference,EMI)等对总线信号传输造成的影 响也更加明显，故在设计中有必要对PCI-E总线进行信号完整性检测。由于目前使用PCI-E总线进行信号传输的传送芯片及发送芯片大都采用细间距球栅阵列(Fine-Pitch Ball Grid Array, FBGA)封装,其组件封装的限制使得通过探棒对PCI-E信号进行量测的位置并不是在发送信号实际的終端，这种量测方式由于存在阻抗不匹配，因此会造成信号反射，而使得到的相关參数值存在误差，不能真实地反映信号本身状态。
发明内容
鉴于上述内容，有必要提供ー种PCI-E信号测试装置，以解决测试时由于阻抗不匹配而导致的信号反射问题。ー种PCI-E信号测试装置，设置在ー待测印刷电路板上，以用于测试所述待测印刷电路板上的PCI-E信号，所述PCI-E信号测试装置包括ー发送芯片、一接收芯片、连接在所述发送芯片与接收芯片之间的第一及第ニ PCI-E总线、第一至第四焊盘及第一及第ニ终端电阻，所述第一焊盘设置在所述第一 PCI-E总线上且至所述接收芯片的距离小于至所述发送芯片的距离，所述第二焊盘设置在所述第二 PCI-E总线上且至所述接收芯片的距离小于至所述发送芯片的距离，所述第一終端电阻设置在所述第一 PCI-E总线与地之间，所述第三焊盘设置在所述第一 PCI-E总线与所述第一终端电阻之间，所述第二終端电阻设置在所述第二 PCI-E总线与地之间，所述第四焊盘设置在所述第二 PCI-E总线与所述第二終端电阻之间，所述第一至第四焊盘均包括第一至第三区域，所述第一及第ニ区域上分别铺设铜，所述第三区域为挖空区域，设置在所述第一与第二区域之间将第一及第ニ区域分开，所述第一及第三焊盘的第一及第ニ区域分别连接所述第一 PCI-E总线，所述第二及第四焊盘的第一及第ニ区域分别连接所述第二 PCI-E总线。相较现有技木，所述PCI-E信号测试装置通过在所述待测主机板布线时对其上的PCI-E总线设置焊盘及终端电阻，通过连接第一及第ニ焊盘启动所述待测主机板，并在所述待测主机板正常开机之后通过示波器及所述第三及第四焊盘来捕获所述PCI-E总线上传输的PCI-E信号，并将其转换为波形显示出来以此来测试PCI-E信号完整性。所述PCI-E信号测试装置解决了测试PCI-E信号时由于阻抗不匹配而导致的信号反射问题。
下面參照附图结合具体实施方式
对本发明作进ー步的描述。图I为本发明PCI-E信号测试装置的较佳实施方式的布线示意图。图2为图I中焊盘的示意图。图3为采用本发明PCI-E信号测试装置測量PCI-E信号时获得的测试眼图。主要元件符号说明发送芯片 10
接收芯片 20PCI-E 总线 31、32焊盘11-14终端电阻 R1、R2第一区域 I第二区域 2第三区域 3如下具体实施方式
将结合上述附图进ー步说明本发明。
具体实施例方式请參照图1，本发明PCI-E信号测试装置设置在ー待测印刷电路板(图未示)上，以用于测试所述待测印刷电路板上的PCI-E信号。所述PCI-E信号测试装置的较佳实施方式包括ー发送芯片10、一接收芯片20、连接在所述发送芯片10与接收芯片20之间的PCI-E总线31及32、第一至第四焊盘11-14及两终端电阻Rl及R2。所述第一焊盘11设置在所述PCI-E总线31上且靠近所述接收芯片20，所述第二焊盘12设置在所述PCI-E总线32上且靠近所述接收芯片20，所述终端电阻Rl设置在所述PCI-E总线31与地之间，所述第三焊盘13设置在所述所述PCI-E总线与所述终端电阻Rl之间，所述终端电阻R2设置在所述PCI-E总线32与地之间，所述第四焊盘14设置在所述PCI-E总线32与所述终端电阻R2之间。请继续參照图2，所述第一至第四焊盘11-14均为半径R为5密尔的圆形焊盘，每ー焊盘包括第一至第三区域1-3，所述第一及第ニ区域1、2上分別铺设铜，所述第三区域3为宽度L为4密尔的长条形挖空区域，设置在所述第一与第二区域I、2之间，所述第三区域3将区域I与2分开呈断开状态，所述第一焊盘11及第三焊盘13的第一及第ニ区域1、2分别连接所述PCI-E总线31，所述第二焊盘12及第四焊盘14的第一及第ニ区域1、2分别连接所述PCI-E总线32。因为所述发送芯片10与接收芯片20之间的PCI-E总线31、32的宽度一般为5密尔，从所述PCI-E总线31、32上量测所述PCI-E信号的探棒，例如TektronixP7313探棒的接触面积大约为直径为10密尔的圆，因此设置所述第一至第四焊盘11-14的直径为10密尔。在其他实施方式中，所述第三区域3的宽度L可以设置成其它小于10密尔的值。因为所述第三区域3为挖空区域，所以在探棒没有接触所述第三区域3时，所述第一至第四焊盘11-14均处于断开状态，所述发送芯片10发出的PCI-E信号不能通过所述PCI-E总线31及32传输给所述接收芯片20。而当探棒接触到所述第三区域3后，通过所述探棒的连接使得所述第一及第ニ区域I与2连接，此时所述发送芯片10发出的PCI-E信号通过所述PCI-E总线31及32传输给所述接收芯片20。在本实施方式中，为了使测试符合PCI-E的规范要求，保证信号在传输过程中阻抗匹配，设置所述终端电阻Rl及R2的阻值分别为50欧姆。测试吋，首先将探棒放置在所述第一焊盘11及第ニ焊盘12上，以通过所述探棒使所述第一焊盘11的第一及第ニ区域I与2连接及使所述第二焊盘12的第一及第ニ区域I与2连接，以使所述发送芯片10发 送PCI-E信号至所述接收芯片20，从而使待测主机板正常开机，之后再将示波器(图未示)的两探头分别放置在所述第三焊盘13及所述第四焊盘14上，以通过所述示波器捕获PCI-E信号，并将其转换为波形(如图3所示)显示出来，通过分析获得的波形即可得知所述PCI-E信号的状态。所述PCI-E信号测试装置通过在所述待测主机板布线时对其上的PCI-E总线设置焊盘及终端电阻，通过连接第一及第ニ焊盘启动所述待测主机板，并在所述待测主机板正常开机之后通过示波器及所述第三及第四焊盘来捕获所述PCI-E总线上传输的PCI-E信号，并将其转换为波形显示出来以此来测试PCI-E信号完整性。所述PCI-E信号测试装置解决了测试PCI-E信号时由于阻抗不匹配而导致的信号反射问题。
权利要求
1.ー种PCI-E信号测试装置，设置在ー待测印刷电路板上，以用于测试所述待测印刷电路板上的PCI-E信号，所述PCI-E信号测试装置包括ー发送芯片、一接收芯片、连接在所述发送芯片与接收芯片之间的第一及第ニ PCI-E总线、第一至第四焊盘及第一及第ニ終端电阻，所述第一焊盘设置在所述第一 PCI-E总线上且至所述接收芯片的距离小于至所述发送芯片的距离，所述第二焊盘设置在所述第二 PCI-E总线上且至所述接收芯片的距离小于至所述发送芯片的距离，所述第一終端电阻设置在所述第一 PCI-E总线与地之间，所述第三焊盘设置在所述第一 PCI-E总线与所述第一终端电阻之间，所述第二終端电阻设置在所述第二 PCI-E总线与地之间，所述第四焊盘设置在所述第二 PCI-E总线与所述第二终端电阻之间，所述第一至第四焊盘均包括第一至第三区域，所述第一及第ニ区域上分别铺设铜，所述第三区域为挖空区域，设置在所述第一与第二区域之间将第一及第ニ区域分开，所述第一及第三焊盘的第一及第ニ区域分别连接所述第一 PCI-E总线，所述第二及第四焊盘的第一及第ニ区域分别连接所述第二 PCI-E总线。
2.如权利要求I所述的PCI-E信号测试装置，其特征在于所述第一至第四焊盘均为半径为5密尔的圆形焊盘，所述第三区域为宽度为4密尔的长条形挖空区域。
3.如权利要求I所述的PCI-E信号测试装置，其特征在于所述第一及第ニ终端电阻的阻值均为50欧姆。
全文摘要
一种PCI-E信号测试装置，第一焊盘设置在第一PCI-E总线上且至接收芯片的距离小于至发送芯片的距离，第二焊盘设置在第二PCI-E总线上且至接收芯片的距离小于至发送芯片的距离，第一终端电阻设置在第一PCI-E总线与地之间，第三焊盘设置在第一PCI-E总线与第一终端电阻之间，第二终端电阻设置在第一PCI-E总线与地之间，第四焊盘设置在第二PCI-E总线与第二终端电阻之间，每一焊盘包括第一至第三区域，第一及第二区域分别铺设铜，第三区域为挖空区域并设置在所述第一与第二区域之间将第一及第二区域分开，第一及第三焊盘的第一及第二区域连接第一PCI-E总线，第二及第四焊盘的第一及第二区域连接第二PCI-E总线。所述PCI-E信号测试装置解决了测试时由于阻抗不匹配而导致的信号反射问题。
文档编号G01R31/28GK102650677SQ20111004577
公开日2012年8月29日 申请日期2011年2月25日 优先权日2011年2月25日
发明者李晖, 高凤娟 申请人:鸿富锦精密工业(深圳)有限公司, 鸿海精密工业股份有限公司