专利名称：硅通孔检测结构及对应的检测方法
技术领域：
本发明涉及半导体测试技术，特别涉及一种硅通孔检测结构及对应的检测方法。
背景技术：
随着半导体技术不断发展，目前半导体器件的特征尺寸已经变得非常小，希望在二维的封装结构中增加半导体器件的数量变得越来越困难，因此三维封装成为一种能有效提高芯片集成度的方法。目前的三维封装包括基于金线键合的芯片堆叠(Die Stacking)、封装堆叠(Package Stacking)和基于娃通孔(Through Silicon Via,TSV)的三维堆叠。其中，利用硅通孔的三维堆叠技术具有以下三个优点:(I)高密度集成；(2)大幅地缩短电互连的长度，从而可以很好地解决出现在二维系统级芯片(SOC)技术中的信号延迟等问题；利用硅通孔技术，可以把具有不同功能的芯片(如射频、内存、逻辑、MEMS等)集成在一起来实现封装芯片的多功能。因此，所述利用硅通孔互连结构的三维堆叠技术日益成为一种较为流行的芯片封装技术。但是由于硅通孔的深度一般会达到几百纳米至几千纳米，所述硅通孔侧壁和表面还形成有绝缘层、扩散阻挡层，在所述扩散阻挡层表面的硅通孔内填充满导电材料。利用干法刻蚀工艺刻蚀大深宽比的硅通孔时，当半导体衬底内具有缺陷或刻蚀装置出故障，所述硅通孔无法刻蚀得太深，无法达到硅通孔的设计深度。因此，半导体制造过程中，形成硅通孔后，通常需要对所述硅通孔进行测试，以检测出硅通孔的深度是否合格，从而使得有缺陷的芯片在进入后续的制程前被挑选出并淘汰掉，并对工艺进行调整，有利于提高了最后芯片的成品率。公开号为US 2010/0313652A1的美国专利文献公开了一种测量硅通孔深度的方法，但所述方法需要在硅通孔表面形成一个微流体压力感应装置进行检测，测试结构比较复杂，检测比较繁琐，测试成本较高。
发明内容
本发明解决的问题是提供一种硅通孔检测结构及对应的检测方法，可以有效地检测硅通孔的深度和扩散阻挡层的完整性是否合格。为解决上述问题，本发明实施例提供了一种硅通孔检测结构，包括:半导体衬底；位于所述半导体衬底内的离子掺杂区，所述离子掺杂区包括第一区域和位于所述第一区域的两端且与第一区域电连接的第二区域；位于所述半导体衬底内的待检测硅通孔，所述待检测硅通孔横贯所述离子掺杂区的第一区域，且所述待检测硅通孔至少有部分区域位于所述第一区域的两侧。可选的，所述离子掺杂区的深度大于等于2 μ m,小于等于硅通孔需要刻蚀的标准深度。可选的，所述离子掺杂区的掺杂浓度为5E13 lE16atom/cm3。可选的，所述待检测硅通孔的横截面图形为圆形或矩形。
可选的，还包括，位于所述第二区域表面的导电插塞，使得所述离子掺杂区与外部检测电路电学连接。可选的，还包括，位于所述硅通孔侧壁和底部表面的扩散阻挡层，位于所述扩散阻挡层表面的填充满硅通孔的导电材料。本发明实施例还提供了一种利用硅通孔检测结构检测硅通孔深度是否合格的检测方法，包括:提供半导体衬底，在所述半导体衬底内形成离子掺杂区，所述离子掺杂区具有第一区域和第二区域；在所述半导体衬底内形成待检测硅通孔，所述待检测硅通孔横贯所述离子掺杂区的第一区域；通过在第二区域两端施加检测电压，根据测得的检测电流的大小判断所述硅通孔的深度是否合格。可选的，当所述待检测硅通孔的深度小于所述离子掺杂区的深度时，所述第二区域两端直接通过硅通孔底部的离子掺杂区电学连接，测得的检测电流值等于第一参考值，从而判断出所述待检测硅通孔的深度不合格。可选的，当所述待检测硅通孔的深度大于所述离子掺杂区的深度时，由于所述第一区域的侧边被硅通孔截断，所述第一区域的底部也被硅通孔截断，使得所述第二区域之间只能通过半导体衬底电学连接，测得的检测电流值等于第二参考值，从而判断出所述硅通孔的深度合格。可选的，所述第一参考值大于所述第二参考值。本发明实施例还提供了一种利用硅通孔检测结构检测扩散阻挡层完整性的检测方法，包括:提供半导体衬底，在所述半导体衬底内形成离子掺杂区，所述离子掺杂区具有第一区域和第二区域；在所述半导体衬底内形成待检测硅通孔，所述待检测硅通孔横贯所述离子掺杂区的第一区域；在所述待检测硅通孔的侧壁和衬底表面形成扩散阻挡层，在所述扩散阻挡层表面的待检测硅通孔中填充满导电材料；在所述第二区域之间、所述第二区域与待检测硅通孔内的导电材料之间施加检测电压，根据检测电流的大小判断所述扩散阻挡层的完整性。可选的，当所述检测电压施加在第二区域和待检测硅通孔之间时，如果扩散阻挡层的完整性合格，所述第二区域和待检测硅通孔的导电材料之间通过一层扩散阻挡层和待检测硅通孔中的导电材料进行电学连接，但如果所述扩散阻挡层的完整性不佳，位于侧壁的部分导电材料与离子掺杂区直接连接，则所述第二区域和待检测硅通孔的导电材料之间只需要通过待检测硅通孔中的导电材料进行电学连接，所述两者之间的电阻变小，检测电流变大，通过所述检测电流的大小就能判断所述扩散阻挡层的完整性是否合格。可选的，当所述检测电压施加在两个第二区域之间时，如果扩散阻挡层的完整性合格，所述两个第二区域之间需要通过两层扩散阻挡层和待检测硅通孔中的导电材料进行电学连接，但如果所述扩散阻挡层的完整性不佳，位于侧壁的部分导电材料与离子掺杂区直接连接，则所述两个第二区域之间需要通过待检测硅通孔中的导电材料和至多一层扩散阻挡层进行电学连接，所述两个第二区域之间的电阻变小，检测电流变大，通过所述检测电流的大小就能判断所述扩散阻挡层的完整性是否合格。与现有技术相比，本发明实施例具有以下优点:本发明实施例的硅通孔检测结构在形成待检测硅通孔的位置形成离子掺杂区，所述离子掺杂区包括第一区域和第二区域，所述待检测硅通孔横贯所述离子掺杂区的第一区域，且所述待检测硅通孔至少有部分区域位于所述第一区域的两侧，使得所述硅通孔将第一区域的侧壁截断。利用所述硅通孔检测结构，当检测电压施加在第二区域两端时，利用检测到的检测电流，可以用来判断硅通孔的深度是否合格，检测简单方便。进一步的，在所述待检测硅通孔表面形成扩散阻挡层，在所述扩散阻挡层表面的待检测硅通孔内形成导电材料。利用所述硅通孔检测结构，当检测电压施加在第二区域两端、第二区域和待检测硅通孔内的导电材料之间时，利用检测到的检测电流，可以用来判断待检测硅通孔的扩散阻挡层的完整性是否合格，检测简单方便。
图1至图3为本发明实施例的硅通孔检测结构的结构示意图；图4为本发明实施例的利用所述硅通孔检测结构检测硅通孔深度是否合格的检测方法的流程示意图；图5为本发明实施例的硅通孔检测结构测试时的结构示意图；图6为本发明实施例的利用所述硅通孔检测结构检测扩散阻挡层完整性的检测方法的流程示意图；图7为本发明实施例的硅通孔检测结构测试时的结构示意图。
具体实施例方式由于硅通孔的深度范围通常为几微米至十几微米，通过刻蚀时间进行控制硅通孔的深度，很可能因为晶圆内的缺陷、刻蚀装置出故障等原因导致最终形成的硅通孔的深度远远小于硅通孔的标准深度。在后续工艺中半导体衬底经过化学机械研磨暴露出硅通孔底部时，所述深度远远小于标准深度的硅通孔不能暴露出，使得不同芯片间的电学连接失效。因此，在现有工艺中，当所述硅通孔刻蚀完成后，需要对硅通孔的深度进行检测，不合格的芯片需要报废。虽然公开号为US 2010/0313652A1的美国专利文献公开了一种测量硅通孔深度的方法，但该方法的测试结构比较复杂，检测比较繁琐，测试成本较高，不利于大规模工业应用。而且为了防止硅通孔中填充的导电材料与绝缘层、半导体衬底之间发生扩散，在所述硅通孔侧壁和表面形成绝缘层后，在所述绝缘层表面还会形成有扩散阻挡层。但是由于所述硅通孔深宽比较大，通过沉积工艺形成的扩散阻挡层可能厚薄不均，此外，在硅通孔中沉积形成导电材料的过程中，所述扩散阻挡层可能会发生剥离，使得所述硅通孔侧壁的有些区域未形成有扩散阻挡层，所述扩散阻挡层的完整性变差，所述硅通孔内的导电材料和绝缘层、半导体衬底之间会互相扩散，严重影响最终芯片的电学性能。为此，发明人经过研究，提出了一种硅通孔检测结构，具体包括:半导体衬底；位于所述半导体衬底内的离子掺杂区，所述离子掺杂区包括第一区域和位于所述第一区域的两端且与第一区域电连接的第二区域；位于所述半导体衬底内的待检测硅通孔，所述待检测硅通孔横贯所述离子掺杂区的第一区域，且所述待检测硅通孔至少有部分区域位于所述第一区域的两侧。利用所述硅通孔检测结构，在所述第一区域两端的第二区域施加检测电压，由于离子掺杂区导电，所述第二区域之间存在着较大的检测电流。在所述第一区域相对应的位置形成待检测硅通孔时，当待检测硅通孔的深度小于离子掺杂区的深度时，所述第二区域之间仍然可以通过待检测硅通孔底部的离子掺杂区电学连接，仍有较大的检测电流，但当待检测硅通孔的深度大于离子掺杂区的深度时，且所述待检测硅通孔横贯所述离子掺杂区的第一区域，位于第一区域两端的第二区域只能通过半导体衬底电学连接，两者之间只有很小的电流，根据检测到的电流值可判断出待检测硅通孔的深度是否已超过待形成的硅通孔的目标深度。且待检测硅通孔形成后，在所述待检测硅通孔侧壁形成扩散阻挡层，当待检测硅通孔侧壁有部分区域未形成有扩散阻挡层或所述扩散阻挡层发生剥离，使得所述待检测硅通孔内填充的导电材料与离子掺杂区直接电学连接，通过在所述第二区域之间、所述第二区域与待检测硅通孔的导电材料之间施加检测电压，根据检测电流的大小可判断所述扩散阻挡层的完整性。为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式
做详细的说明。本发明实施例首先提供了一种硅通孔检测结构，请一并参考图1和图2，图1为本发明实施例的硅通孔检测结构的剖面结构示意图，图2为本发明实施例的硅通孔检测结构的俯视视角的结构示意图，包括:半导体衬底100 ;位于所述半导体衬底100内的离子掺杂区200，所述离子掺杂区200包括第一区域210和位于所述第一区域210的两端且与第一区域210电连接的第二区域220 ;位于所述半导体衬底100内的待检测硅通孔110，所述待检测硅通孔110横贯所述离子掺杂区200的第一区域210，且所述待检测硅通孔110至少有部分区域位于所述第一区域210的两侧。具体的，所述半导体衬底100为娃衬底、错衬底、娃错衬底、碳化娃衬底、氣化嫁衬底其中的一种。在本实施例中，所述半导体衬底100为硅衬底，所述硅衬底掺杂有少量杂质离子，所述杂质离子为P型离子或N型离子。在其他实施例中，所述硅衬底100内没有掺杂杂质离子。所述半导体衬底表面还可以形成有半导体器件，如MOS晶体管、电阻、电容等。所述半导体衬底100内形成有离子掺杂区200，所述离子掺杂区的深度大于等于2 μ m，小于等于硅通孔需要刻蚀的标准深度。由于当出现半导体衬底内有缺陷、刻蚀装置出故障等原因时，硅通孔的刻蚀深度会变得很小，通常小于2 μ m，而只要不出现半导体衬底内有缺陷、刻蚀装置出故障等原因，所述硅通孔的刻蚀深度容易控制，所述硅通孔的刻蚀深度通常能达到硅通孔的标准深度，因此，所述离子掺杂区的深度大于等于2 μ m,小于等于硅通孔需要刻蚀的标准深度，只要所述待检测硅通孔的刻蚀深度大于离子掺杂区的深度，即可判断所述硅通孔的深度合格。所述离子掺杂区200的掺杂浓度为5E13 lE16atom/cm3,而半导体衬底内只掺杂有少量杂质离子，或没掺杂杂质离子，因此，所述离子掺杂区200的电阻率远远小于半导体衬底100的电阻率，对应的，当在两个第二区域施加检测电压时，两个第二区域之间直接通过第一区域的离子掺杂区进行互连的电流值大于两个第二区域之间通过半导体衬底进行互连的电流值。所述离子掺杂区内的杂质离子为P型离子或N型离子。所述离子掺杂区200包括第一区域210和第二区域220，所述第二区域220位于所述第一区域210的两端且与第一区域210电连接，所述第一区域210的位置与待形成的待检测硅通孔110的位置相对应。具体的，在半导体衬底100上待形成硅通孔的位置进行离子注入，形成离子掺杂区200，所述离子掺杂区200的第一区域210的中心与所述待检测硅通孔110的中心的位置一致，或所述第一区域210的中心在所述待检测硅通孔110的中心的位置附近，使得所述第一区域210与待检测硅通孔110的位置有部分重叠，且所述待检测硅通孔110至少有部分区域位于所述第一区域210的两侧。在本实施例中，所述第一区域210为矩形，所述第一区域210的宽度为SI，所述第一区域210的宽度小于所述待检测硅通孔110的特征尺寸，使得所述待检测硅通孔110至少有部分区域位于所述第一区域210的两侧。所述硅通孔110的特征尺寸为硅通孔的直径、边长或对角线等，所述待检测硅通孔110的横截面图形为圆形或矩形，相对应的，请参考图2，当所述待检测硅通孔110的横截面图形为圆形，所述第一区域210的宽度SI小于所述圆形的直径。在其他实施例中，请参考图3，当所述硅通孔110的横截面图形为矩形时，所述第一区域210的宽度SI小于所述矩形的边长。在本实施例中，请参考图2，所述第一区域210为条形结构，所述第一区域210的宽度SI小于所述圆形的待检测硅通孔110的直径，所述第一区域210的长度大于所述圆形的硅通孔110的直径，且所述第一区域210的中心的位置与所述圆形的待检测硅通孔110的中心的位置一致，使得所述待检测硅通孔110至少有部分区域位于所述第一区域210的两侦U。在其他实施例中，所述第一区域210也可以为椭圆形、圆形等，所述硅通孔的横截面图形为矩形，只要保证所述硅通孔至少有部分区域位于所述第一区域210的两侧即可。当所述硅通孔的深度大于所述第一区域的深度时，所述第一区域的侧边被硅通孔截断，所述第一区域的底部也被硅通孔截断，使得位于第一区域两端的第二区域只能通过半导体衬底电学连接，两者之间的电阻变得很大，相对应的，两者之间的检测电流变得很小，从而可判断出所述硅通孔已刻蚀的深度等于或大于所述硅通孔的标准深度。所述离子掺杂区200的第二区域220位于第一区域210的两端，且与第一区域210电学相连。由于所述离子掺杂区200的第二区域220表面还需要形成有导电插塞与外部测试电路电学连接，在所述第二区域220表面还形成有金属硅化物(未图示)，并在所述金属硅化物表面形成导电插塞(未图示)。在其他实施例中，还可以对所述待形成导电插塞的对应位置再次进行离子掺杂，形成重掺杂区，使得所述导电插塞与离子掺杂区的接触电阻变小。在本实施例中，所述第二区域220和第一区域210整体组成一个条形图形，且所述第二区域220位于所述条形图形两端，所述第一区域210位于条形结构的中间。在其他实施例中，由于导电插塞的尺寸往往比硅通孔的尺寸小得多，如果将第二区域的宽度与第一区域的宽度相同，会造成芯片面积的浪费，因此只需要在第一区域的两端形成两个面积较小的第二区域，所述第二区域的尺寸稍大于待形成的导电插塞即可，且所述第二区域与第一区域相连接。所述半导体衬底100内还形成有待检测硅通孔110，所述待检测硅通孔110的横截面图形为矩形、圆形等。由于所述离子掺杂区200的第一区域210的位置与待检测硅通孔110的位置相对应，所述待检测硅通孔110横贯所述离子掺杂区200的第一区域210，使得所述待检测硅通孔110至少有部分区域位于所述第一区域210的两侧。在其他实施例中，请一并参考图1和图7，所述硅通孔检测结构还包括位于所述待检测硅通孔110的侧壁和底部表面的扩散阻挡层130和位于所述扩散阻挡层130表面的填充满待检测硅通孔110的导电材料140。所述扩散阻挡层130可以防止所述导电材料140扩散进半导体衬底中，影响硅通孔的电学性能。所述扩散阻挡层130的材料为TaN、TiN、Ta、T1、TiSiN和WN其中的一种或几种。所述导电材料140的材料为铜、铝等。但是由于硅通孔深宽比较大，通过沉积工艺形成的扩散阻挡层可能厚薄不均，甚至部分区域未形成有扩散阻挡层，此外，在硅通孔内沉积形成导电材料的过程中，所述扩散阻挡层可能会发生剥离，导致所述扩散阻挡层的完整性变差，所述硅通孔内填充的导电材料与离子掺杂区直接电学连接。通过在所述第二区域之间、所述第二区域与硅通孔之间施加检测电压，可以根据检测电流的大小可以判断所述扩散阻挡层的完整性。在本实施例中，所述硅通孔检测结构在芯片上特定的区域形成，所述硅通孔检测结构中的待检测硅通孔和扩散阻挡层、导电材料与形成于芯片上的硅通孔和扩散阻挡层、导电材料在同一工艺中形成，通过检测所述硅通孔检测结构中的待检测硅通孔和扩散阻挡层的性能来获得该半导体工艺形成的硅通孔和扩散阻挡层的性能是否合格，从而对不合格品进行报废，并对工艺进行调整，提高了最终的成品率。在其他实施例中，所述硅通孔检测结构是用来测试半导体制作工艺中形成的硅通孔的深度是否符合标准，在芯片上形成硅通孔之前，在全部或部分待形成硅通孔的半导体衬底内进行离子注入形成离子掺杂区，可通过逐个检测所述硅通孔的深度，获得该半导体工艺形成的硅通孔是否合格，从而对筛选出不合格品进行报废，并对工艺进行调整，提高了最终的成品率。本发明实施例还提供了一种利用上述硅通孔检测结构测试硅通孔的深度是否合格的检测方法，请参考图4，为本发明实施例的检测方法的流程示意图，具体包括:步骤S101，提供半导体衬底，在所述半导体衬底内形成离子掺杂区，所述离子掺杂区具有第一区域和第二区域；步骤S102，在所述半导体衬底内形成待检测硅通孔，所述待检测硅通孔横贯所述离子掺杂区的第一区域；步骤S103，通过在第二区域两端施加检测电压，根据测得的检测电流的大小判断所述硅通孔的深度是否合格。具体的，请参考图1，提供半导体衬底100，在所述半导体衬底100内形成离子掺杂区200，所述离子掺杂区200具有第一区域210和第二区域220。所述离子掺杂区200的形成工艺为离子注入，所述离子掺杂区的深度大于等于2 μ m,小于等于硅通孔需要刻蚀的标准深度。在所述第一区域210相对应的位置形成待检测硅通孔110，所述待检测硅通孔110横贯所述离子掺杂区200的第一区域210，且所述待检测硅通孔110至少有部分区域位于所述第一区域210的两侧。所述离子掺杂区200的第一区域210的中心与所述待检测硅通孔110的中心的位置一致，或所述第一区域210的中心在所述待检测硅通孔110的中心的位置附近，使得所述第一区域210与待检测硅通孔110的位置有部分重叠。且所述第一区域210的宽度小于所述待检测硅通孔110的特征尺寸，使得所述待检测硅通孔110至少有部分区域位于所述第一区域210的两侧，所述第一区域210的侧边被待检测硅通孔110截断。由于形成硅通孔的具体工艺为本领域技术人员的公知技术，在此不作详述。请参考图5，当所述待检测硅通孔110的刻蚀深度小于所述离子掺杂区200的深度时，在第二区域210两端施加检测电压，两个第二区域210通过待检测硅通孔110底部的离子掺杂区200电学连接，测得的检测电流为第一参考值。但当所述待检测硅通孔110的刻蚀深度大于所述离子掺杂区200的深度时，请参考图1，由于所述第一区域210的侧边被待检测硅通孔110截断，所述第一区域210的底部也被待检测硅通孔110截断，使得所述第二区域220之间只能通过半导体衬底100电学连接，但半导体衬底100的电阻率远远大于所述离子掺杂区的电阻率，使得测得的检测电流为第二参考值。所述第一参考值、第二参考值为利用所述硅通孔检测结构进行检测获得的两种情况下的检测电流值，当实际的检测值等于或约等于所述第一参考值、第二参考值时，即可判断对应的硅通孔的深度是否合格，其中，所述第一参考值大于所述第二参考值。通过在第二区域两端施加检测电压，根据检测电流的大小判断所述检测电流为第一参考值还是为第二参考值，对应的，判断所述待检测硅通孔的深度是否超过离子掺杂区的深度。由于当出现半导体衬底内有缺陷、刻蚀装置出故障等原因时，硅通孔的刻蚀深度会变得很小，通常小于2 μ m，而只要不出现半导体衬底内有缺陷、刻蚀装置出故障等原因，所述硅通孔的刻蚀深度通常比较容易控制，所述硅通孔的刻蚀深度通常能达到硅通孔的标准深度，因此，所述离子掺杂区的深度大于等于2 μ m,小于等于硅通孔需要刻蚀的标准深度，只要所述硅通孔的刻蚀深度大于离子掺杂区的深度，即可判断所述硅通孔的深度合格。在本实施例中，所述硅通孔检测结构在芯片上特定的检测区域形成，所述硅通孔检测结构中的待检测硅通孔与形成于芯片上的硅通孔在同一工艺中形成，通过检测所述硅通孔检测结构中的待检测硅通孔深度是否合格来获得该半导体工艺形成的硅通孔的深度是否合格，从而对不合格品进行报废，并对工艺进行调整，提高了最终的成品率。在另一实施例中，在芯片上形成硅通孔之前，在全部或部分待形成硅通孔的半导体衬底内进行离子注入形成离子掺杂区，可通过逐个检测所述硅通孔的深度，可获得该半导体工艺形成的硅通孔的深度是否合格，从而对筛选出不合格品进行报废，并对工艺进行调整，提闻了最终的成品率。由于本实施例只需要在所述第二区域之间施加检测电压，根据检测电流的大小就能检测出对应的待检测硅通孔的深度是否合格，检测方便。且利用本发明实施例的硅通孔检测结构只需要在待检测硅通孔的对应位置形成一个离子掺杂区，不需要增加工艺步骤，也不需要再形成其他检测结构，结构简单。本发明实施例还提供了一种利用上述硅通孔检测结构检测扩散阻挡层完整性的检测方法，请参考图6，为本发明实施例的检测方法的流程示意图，具体包括:步骤S201，提供半导体衬底，在所述半导体衬底内形成离子掺杂区，所述离子掺杂区具有第一区域和第二区域；步骤S202，在所述半导体衬底内形成待检测硅通孔，所述待检测硅通孔横贯所述离子掺杂区的第一区域；步骤S203，在所述待检测硅通孔的侧壁和衬底表面形成扩散阻挡层，在所述扩散阻挡层表面的待检测硅通孔中填充满导电材料；
步骤S204，在所述第二区域之间、所述第二区域与待检测硅通孔内的导电材料之间施加检测电压，根据检测电流的大小判断所述扩散阻挡层的完整性。具体的，请参考图1，提供半导体衬底100，在所述半导体衬底100内形成离子掺杂区200，所述离子掺杂区200具有第一区域210和第二区域220。所述离子掺杂区200的形成工艺为离子注入，所述离子掺杂区的深度大于等于2 μ m,小于等于硅通孔需要刻蚀的标准深度。在所述第一区域210相对应的位置形成待检测硅通孔110。所述离子掺杂区200的第一区域210的中心与所述待检测硅通孔110的中心的位置一致，或所述第一区域210的中心在所述待检测硅通孔110的中心的位置附近，且所述待检测硅通孔110横贯所述离子掺杂区200的第一区域210，使得所述待检测硅通孔110至少有部分区域位于所述第一区域210的两侧，所述第一区域210的侧边被待检测硅通孔110截断。由于形成硅通孔的具体工艺为本领域技术人员的公知技术，在此不作详述。请一并参考图1和图7，在所述待检测硅通孔110的侧壁和衬底表面形成扩散阻挡层130，在所述扩散阻挡层130表面的待检测硅通孔110中填充满导电材料140。在本实施例的检测扩散阻挡层完整性的硅通孔检测结构中，所述硅通孔测试结构在芯片上特定的检测区域形成，所述硅通孔测试结构中的待检测硅通孔、绝缘层、扩散阻挡层、导电材料与形成于芯片上的硅通孔、绝缘层、扩散阻挡层、导电材料在同一工艺中形成。利用现有技术形成所述待检测硅通孔后，利用化学气相沉积工艺在所述硅通孔表面形成绝缘层(未图示)。所述绝缘层是用来将硅通孔中的导电材料与半导体衬底电学隔离，避免后续利用硅通孔进行电学连接时发生漏电或短路。但在所述硅通孔测试结构中，为了检测扩散阻挡层的完整性，需要检测所述扩散阻挡层两侧的检测电流值，但如果存在所述绝缘层，最终测得的检测电流值就很小，不能反映扩散阻挡层的完整性。因此，在芯片上所有硅通孔表面都形成绝缘层后，利用湿法刻蚀工艺除去所述硅通孔检测结构中的待检测硅通孔内的绝缘层，具体工艺包括:在所述半导体衬底表面利用光刻工艺形成图形化的光刻胶层(未图示)，所述图形化的光刻胶层暴露出所述硅通孔检测结构的待检测硅通孔；利用湿法刻蚀工艺除去所述待检测硅通孔侧壁和底部表面的绝缘层。其中，当所述绝缘层的材料为氧化硅时，所述湿法刻蚀的溶液为氢氟酸溶液；当所述绝缘层的材料为氮化硅时，所述湿法刻蚀的溶液为热磷酸溶液。所述硅通孔测试结构的绝缘层被刻蚀掉后，除去所述光刻胶层，在所述待检测硅通孔Iio表面利用物理气相沉积工艺或化学气相沉积工艺形成扩散阻挡层130，在所述扩散阻挡层130表面的待检测硅通孔110内填充满导电材料140。所述扩散阻挡层可以防止所述导电材料扩散进绝缘层、半导体衬底中，影响绝缘层的绝缘性能，并最终影响导电插塞的电学性能。但是由于所述硅通孔深宽比较大，所述通过沉积工艺形成的扩散阻挡层可能厚薄不均，此外，在硅通孔中沉积形成导电材料的过程中，所述扩散阻挡层可能会发生剥离，使得所述硅通孔侧壁的有些区域未形成有扩散阻挡层，所述扩散阻挡层的完整性变差，因此，检测所述扩散阻挡层的完整性非常有必要。在所述扩散阻挡层130表面的待检测硅通孔110内填充满导电材料140后，在所述第二区域220之间、所述第二区域220与待检测硅通孔110的导电材料之间施加检测电压，根据检测电流的大小判断所述扩散阻挡层的完整性。当所述检测电压施加在两个第二区域220之间时，如果扩散阻挡层的完整性完好，所述两个第二区域220之间需要通过两层扩散阻挡层和待检测硅通孔中的导电材料进行电学连接，但如果所述扩散阻挡层的完整性不佳，位于侧壁的部分导电材料与离子掺杂区直接连接，则所述两个第二区域220之间需要通过待检测硅通孔中的导电材料和至多一层扩散阻挡层进行电学连接。由于所述扩散阻挡层材料TaN、TiN、Ta、T1、TiSiN和WN的电阻率远远大于所述硅通孔中的导电材料铜、铝的电阻率，所述两个第二区域220之间的电阻变小，检测电流变大，通过所述检测电流的大小就能判断所述扩散阻挡层的完整性是否合格。当所述检测电压施加在第二区域220和待检测硅通孔110的导电材料之间时，如果扩散阻挡层的完整性合格，所述第二区域220和待检测硅通孔110的导电材料之间需要通过一层扩散阻挡层和待检测硅通孔中的导电材料进行电学连接，但如果所述扩散阻挡层的完整性不佳，位于侧壁的部分导电材料与离子掺杂区直接连接，则所述第二区域220和待检测硅通孔110的导电材料之间只需要通过待检测硅通孔中的导电材料进行电学连接，由于所述扩散阻挡层材料TaN、TiN, Ta、T1、TiSiN和WN的电阻率远远大于所述硅通孔中的导电材料铜、铝的电阻率，所述两者之间的电阻变小，检测电流变大，通过所述检测电流的大小就能判断所述扩散阻挡层的完整性是否合格。由于本实施例只需要在所述第二区域之间、所述第二区域与待检测硅通孔之间施加检测电压，根据检测电流的大小就能检测出对应的待检测硅通孔的扩散阻挡层是否合格，将不合格的待检测硅通孔对应的芯片在进入后续的制程前被淘汰掉，并对工艺进行调整，提高了最后的成品率。且利用本发明实施例的硅通孔检测结构只需要在待检测硅通孔的对应位置形成一个离子掺杂区，不需要增加工艺步骤，也不需要再形成其他检测结构，结构简单，检测方便。综上，本发明实施例的硅通孔检测结构在形成待检测硅通孔的位置形成离子掺杂区，所述离子掺杂区包括第一区域和第二区域，所述待检测硅通孔横贯所述离子掺杂区的第一区域，且所述待检测硅通孔至少有部分区域位于所述第一区域的两侧，使得所述硅通孔将第一区域的侧壁截断。利用所述硅通孔检测结构，当检测电压施加在第二区域两端时，利用检测到的检测电流，可以用来判断硅通孔的深度是否合格，检测简单方便。进一步的，在所述待检测硅通孔表面形成扩散阻挡层，在所述扩散阻挡层表面的待检测硅通孔内形成导电材料。利用所述硅通孔检测结构，当检测电压施加在第二区域两端、第二区域和待检测硅通孔内的导电材料之间时，利用检测到的检测电流，可以用来判断待检测硅通孔的扩散阻挡层的完整性是否合格，检测简单方便。本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
权利要求
1.一种硅通孔检测结构，其特征在于，包括: 半导体衬底； 位于所述半导体衬底内的离子掺杂区，所述离子掺杂区包括第一区域和位于所述第一区域的两端且与第一区域电连接的第二区域； 位于所述半导体衬底内的待检测硅通孔，所述待检测硅通孔横贯所述离子掺杂区的第一区域，且所述待检测硅通孔至少有部分区域位于所述第一区域的两侧。
2.如权利要求1所述的硅通孔检测结构，其特征在于，所述离子掺杂区的深度大于等于2 μ m，小于等于硅通孔需要刻蚀的标准深度。
3.如权利要求1所述的硅通孔检测结构，其特征在于，所述离子掺杂区的掺杂浓度为5E13 lE16atom/cm3。
4.如权利要求1所述的硅通孔检测结构，其特征在于，所述待检测硅通孔的横截面图形为圆形或矩形。
5.如权利要求1所述的硅通孔检测结构，其特征在于，还包括，位于所述第二区域表面的导电插塞，使得所述离子掺杂区与外部检测电路电学连接。
6.如权利要求1所述的硅通孔检测结构，其特征在于，还包括，位于所述硅通孔侧壁和底部表面的扩散阻挡层，位于所述扩散阻挡层表面的填充满硅通孔的导电材料。
7.一种利用硅通孔检测结构检测硅通孔深度是否合格的检测方法，其特征在于，包括: 提供半导体衬底，在所述 半导体衬底内形成离子掺杂区，所述离子掺杂区具有第一区域和第二区域； 在所述半导体衬底内形成待检测硅通孔，所述待检测硅通孔横贯所述离子掺杂区的第一区域； 通过在第二区域两端施加检测电压，根据测得的检测电流的大小判断所述硅通孔的深度是否合格。
8.如权利要求7所述的利用硅通孔检测结构检测硅通孔深度是否合格的检测方法，其特征在于，当所述待检测硅通孔的深度小于所述离子掺杂区的深度时，所述第二区域两端直接通过硅通孔底部的离子掺杂区电学连接，测得的检测电流值等于第一参考值，从而判断出所述待检测硅通孔的深度不合格。
9.如权利要求7所述的利用硅通孔检测结构检测硅通孔深度是否合格的检测方法，其特征在于，当所述待检测硅通孔的深度大于所述离子掺杂区的深度时，由于所述第一区域的侧边被硅通孔截断，所述第一区域的底部也被硅通孔截断，使得所述第二区域之间只能通过半导体衬底电学连接，测得的检测电流值等于第二参考值，从而判断出所述硅通孔的深度合格。
10.如权利要求8或9所述的利用硅通孔检测结构检测硅通孔深度是否合格的检测方法，其特征在于，所述第一参考值大于所述第二参考值。
11.一种利用硅通孔检测结构检测扩散阻挡层完整性的检测方法，其特征在于， 包括: 提供半导体衬底，在所述半导体衬底内形成离子掺杂区，所述离子掺杂区具有第一区域和第二区域；在所述半导体衬底内形成待检测硅通孔，所述待检测硅通孔横贯所述离子掺杂区的第一区域； 在所述待检测硅通孔的侧壁和衬底表面形成扩散阻挡层，在所述扩散阻挡层表面的待检测硅通孔中填充满导电材料； 在所述第二区域之间、所述第二区域与待检测硅通孔内的导电材料之间施加检测电压，根据检测电流的大小判断所述扩散阻挡层的完整性。
12.如权利要求11所述的利用硅通孔检测结构检测扩散阻挡层完整性的检测方法，其特征在于，当所述检测电压施加在第二区域和待检测硅通孔之间时，如果扩散阻挡层的完整性合格，所述第二区域和待检测硅通孔的导电材料之间通过一层扩散阻挡层和待检测硅通孔中的导电材料进行电学连接，但如果所述扩散阻挡层的完整性不佳，位于侧壁的部分导电材料与离子掺杂区直接连接，则所述第二区域和待检测硅通孔的导电材料之间只需要通过待检测硅通孔中的导电材料进行电学连接，所述两者之间的电阻变小，检测电流变大，通过所述检测电流的大小就能判断所述扩散阻挡层的完整性是否合格。
13.如权利要求11所述的利用硅通孔检测结构检测扩散阻挡层完整性的检测方法，其特征在于，当所述检测电压施加在两 个第二区域之间时，如果扩散阻挡层的完整性合格，所述两个第二区域之间需要通过两层扩散阻挡层和待检测硅通孔中的导电材料进行电学连接，但如果所述扩散阻挡层的完整性不佳，位于侧壁的部分导电材料与离子掺杂区直接连接，则所述两个第二区域之间需要通过待检测硅通孔中的导电材料和至多一层扩散阻挡层进行电学连接，所述两个第二区域之间的电阻变小，检测电流变大，通过所述检测电流的大小就能判断所述扩散阻挡层的完整性是否合格。
全文摘要
一种硅通孔检测结构，包括半导体衬底；位于所述半导体衬底内的离子掺杂区，所述离子掺杂区包括第一区域和位于所述第一区域的两端且与第一区域电连接的第二区域，位于所述半导体衬底内的待检测硅通孔，所述待检测硅通孔横贯所述离子掺杂区的第一区域，且所述待检测硅通孔至少有部分区域位于所述第一区域的两侧。本发明实施例还提供了利用所述硅通孔检测结构对应的检测方法。当检测电压施加在第二区域两端时，利用检测到的检测电流，可以检测硅通孔的深度、扩散阻挡层的完整性是否合格，检测简单方便。
文档编号G01N27/00GK103165486SQ20111040687
公开日2013年6月19日 申请日期2011年12月8日 优先权日2011年12月8日
发明者冯军宏, 甘正浩 申请人:中芯国际集成电路制造(上海)有限公司