专利名称：欠压检测电路的制作方法
技术领域：
本发明涉及电路领域，特别是涉及一种欠压检测电路。
背景技术：
带隙电压基准源(以下简称基准源)是几乎所有电子系统都要用到的一个部件，其能够提供不随温度、电源电压和工艺的变化而变化的基准电压。然而，基准源只有在高于一定的电源电压下才能够正常工作，才能输出正确的基准电压；当低于规定的电源电压时，其输出的基准电压会随着电源电压的降低而降低，最后甚至会停止工作。因为基准电压决定了电子系统内部稳压电源的输出和诸多检测、判断机制的工作状态，因此，过低的基准电压会使整个电子系统处于不确定状态、降低产品的可靠性。因此必须有一个欠压检测机制来判断电源电压是否能够使基准源处于正常的工作状态，当电源电压过低时，锁定除基准源外的所有电路，当电源电压足够高时，解除锁定，提供一个准确的基准电压。目前常用的欠压检测方法是用电阻分压来对电源电压进行采样，然后用各种形式的比较器来判断电源电压是否达到阈值电压。由于阈值电压通常决定于晶体管或二极管的导通电压，因此会随着温度和工艺的变化产生较大的偏差，很难确保可靠性。此外，美国专利US6842321提出了一种对温度和工艺变化不敏感的欠压检测电路。但是该种电路无法在普通CMOS工艺上应用，而且该电路设定的电源电压阈值点和保证基准源正常工作所需的电源电压阈值点并没有直接的联系。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种高可靠性、低功耗的欠压检测电路。为实现上述目的及其他相关目的，本发明提供一种欠压检测电路，其应用于能提供基准电压的电路，用于基于所述能提供基准电压的电路包含的晶体管是否处于饱和区，来输出所述基准电压是否有效的指示信号。优选地，当所述能提供基准电压的电路连接有启动电路时，所述欠压检测电路连接所述启动电路输出端，用于当所述启动电路启动所述能提供基准电压的电路的启动作业完成后，基于所述能提供基准电压的电路包含的晶体管是否处于饱和区来输出所述基准电压是否有效的指示信号。优选地，所述欠压检测电路为具有正反馈的电路。优选地，所述能提供基准电压的电路包括带隙电压基准源。如上所述，本发明的欠压检测电路，具有以下有益效果能直接判断能提供基准电压的电路所提供的基准电压是否有效；而且，本发明不受温度和工艺变化的影响，具有较高的可靠性；再有，本发明可以用标准CMOS工艺加以实现，可以整合在各种基准源架构中，并且只需极低的功耗，因而具有广泛的应用性。
图1显示为本发明的欠压检测电路的一种优选电路示意图。元件标号说明1带隙电压基准源2启动电路3欠压检测电路
具体实施例方式以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式
加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。请参阅图1。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。本发明提供的欠压检测电路应用于能提供基准电压的电路，其基于所述能提供基准电压的电路包含的晶体管是否处于饱和区，来输出所述基准电压是否有效的指示信号。优选地，所述能提供基准电压的电路包括带隙电压基准源，其用于提供基准电压VBG。例如，如图1所示，欠压检测电路3基于带隙电压基准源1包含的晶体管M1、M4等是否处于饱和区，来输出基准电压VBG是否有效的指示信号UVL0。其中，所述欠压检测电路 3 包括 PMOS 管118、] 9、]\110、]\111、]\112、]\113、]\114、]\116、匪OS1=Μ15、Μ17、Μ18、Μ19、Μ20、ΡΝΡ 管 Q3、反相器 INVl 及电容 Cl ；其中，所述带隙电压基准源1包括PMOS管Ml、Μ2、M7、NMOS管M3、M4、PNP管Ql、Q2、电阻R1、R2、R3、R4及电容C2 ；其中，PNP管Ql和Q2是标准CMOS工艺中的纵向PNP管，比例关系为1 8。在该带隙电压基准源1中，由于流过PMOS管Ml、M2和M7的基准电流不随电源电压、温度和工艺的变化而变化，故该基准电流在电阻R4上所产生的电压也不随电源电压、温度和工艺的变化而变化，由此，所述带隙电压基准源1输出基准电压VBG。优选地，当所述能提供基准电压的电路连接有启动电路时，所述欠压检测电路连接所述启动电路输出端，当所述启动电路启动所述能提供基准电压的电路的启动作业完成后，再基于所述能提供基准电压的电路包含的晶体管是否处于饱和区来输出所述基准电压是否有效的指示信号。例如，如图1所示，所述带隙电压基准源1连接有启动电路2，该启动电路2包括NMOS管M5与M6、以及电阻R1，用来在电源上电时确保带隙电压基准源1能够正常启动并进入正确的稳态。在电源上电的过程中，初始时由于没有电流从带隙电压基准源1流过，故，所述带隙电压基准源1输出的基准电压VBG为零，NMOS管M6处于截止区，上拉电阻Rl使NMOS管M5的栅端4上的电压与电源电压一致；当电源电压大于NMOS管M5的阈值电压时，NMOS管M5导通，使PMOS管Ml和M2的栅端电压被拉低，因而有电流灌入带隙电压基准源1，使基准电压VBG上升；当基准电压VBG高于匪OS管M6的阈值电压时，NMOS管M6导通，将匪OS管M5的栅端4上的电压拉低，从而使NMOS管M5回到截止区。自此，该启动电路2的启动作业完成。启动电路2的元器件、带隙电压基准源1的元器件与欠压检测电路3的元器件之间的连接关系如下欠压检测电路3的PMOS管M14、NM0S管M15的栅端连接至上述启动电路2的匪OS管M5的栅端4 ；PMOS管M12的栅端和带隙电压基准源1中NMOS管M3、M4的栅端相连；PMOS管M14、NM0S管M15的公共端5和电容Cl的一端相连，并且作为具有迟滞功能的反相器INVl的输入端，反相器INVl输出指示信号UVL0，反相器INVl输出端同时连接到作为开关管的PMOS管M16及NMOS管M20的栅端；NMOS管M17 M19是具有一定比例关系的电流镜，在本实施例中，该比例关系为1 2 1，PNP管Q3的尺寸与PNP管Ql —致，均为纵向VPNP管，PMOS管M8 Mll提供具有一定比例关系的基准电流(即电流ID8 IDl 1)，在本实施例中，ID8 ID9 IDll = 6 1 1，其中，电流IDlO可以设置成和PMOS管Ml的电流一致。图1所示的电路的工作过程如下在电源上电的过程中，当带隙电压基准源1的启动还没有完成时，NMOS管M5的栅端4上的电压与电源电压一致，使PMOS管M14截止、NMOS管M15导通，从而使端口 5上的电压为零，反相器INVl输出的指示信号UVLO为高电平，表示电源电压处于欠压状态；此时匪OS管M20导通、PMOS管M16截止。当带隙电压基准源1的启动已经完成时，NMOS管M5的栅端4上的电压被拉低，使NMOS管M15截止、PMOS管M14导通。此时如果电源电压还没有上升到足够高，则所述带隙电压基准源1中的部分MOS管，如PMOS管Ml、NMOS管M4，还没有进入饱和区。当PMOS管Mi的源端和漏端的电压差VSDi小于PMOS管的阈值电压IVTPI时，也就是电源电压到PMOS管M12的栅端的电压差小于PMOS管的阈值电压IVTPI时，PMOS管M12处于截止区。由于PMOS管M16截止，PMOS管MlO提供的电流源会把PMOS管M13的栅端拉高到与电源电压一致，使PMOS管M13截止。因此此时没有电流源给电容Cl充电，而NMOS管M18和M19提供的电流源把端口 5上的电压始终拉低为零，反相器INVl输出的指示信号UVLO保持高电位，表示电源电压仍处于欠压状态，表明此时带隙电压基准源1输出的基准电压无效。随着电源电压的继续上升，当PMOS管Ml的源端和漏端的电压差VSDl大于PMOS管的阈值电压IVTPI时，可以确保PMOS管MI进入饱和区，因为对于绝大部分的设计而言，PMOS管Ml的过驱动电压(V0V1 =VSGl-1VTP I)总是远低于PMOS管的阈值电压|VTP|。此时，电源电压到PMOS管M12的栅端的电压差大于PMOS管的阈值电压| VTP |，如果PMOS管M8的过驱动电压(V0V8 = VSG8-|VTP|)足够低，可以等效为PMOS管M12源端和栅端的电压差VSG12大于PMOS管的阈值电压|VTP|，使PMOS管M12导通，PMOS管M8提供的电流源通过PMOS管M12和M14流入端口 5。由于在本实施例中，PMOS管M8提供的电流是匪OS管M18和M19提供的电流之和的2倍，因此表现为恒定电流流入端口 5，对电容Cl进行充电。当端口 5上的电压超过反相器INVl的翻转阈值时，反相器INVl输出的指示信号UVLO变成低电位，表示电源电压已经处于非欠压状态，表明此时输出的基准电压有效。与此同时，NMOS管M20截止、PMOS管M16导通，使PMOS管MlO提供的电流源通过PMOS管M16流入PNP管Q3的发射极。由于PNP管Ql和Q3的尺寸和流过的电流均相同，PNP管Ql和Q3的发射极电压也相同，因此PMOS管M13的栅端电压比NMOS管M3和PMOS管M12的栅端电压低(相差VGS3)，确保了 PMOS管Ml3的导通，使PMOS管M9提供的电流通过PMOS管Ml3流入端口 5。因此，当反相器INVl的输出的指示信号UVLO由高到低翻转的同时，流入端口 5的电流进一步变大，流出端口 5的电流进一步变小，从而使端口 5上的电压迅速超越反相器INVl的翻转阈值，通过一个正反馈的迟滞机制来防止电路在电源电压的阈值点附近振荡，增加了系统的稳定性。在电源电压进入非欠压状态以后，端口 5上的电压会被充满至电源电压，同时存在一个NMOS管M18提供的恒定漏电流。实际应用中可以把该电流调至极低值，从而实现低功耗。同样，在电源下电的过程中，当PMOS管Ml的源端和漏端的电压差VSDl小于PMOS管的阈值电压IVTPI (即表明PMOS管Mi即将离开饱和区)时，也就是电源电压到PMOS管M12的栅端的电压差小于PMOS管的阈值电压IVTPI时，PMOS管Mi2截止，使流入端口 5的电流仅有PMOS管M9提供的电流源。由于在图1所示的范例中，NMOS管M18提供的电流是PMOS管M9提供的电流的2倍，因此表现为恒定电流流出端口 5，对电容Cl进行放电。当端口 5上的电压低于反相器INVl的翻转阈值时，反相器INVl输出的指示信号UVLO变成高电位，表示电源电压进入了欠压状态，此时输出的基准电压无效。与此同时，NMOS管M20导通、PMOS管M16截止，PMOS管MlO提供的电流源将PMOS管M13的栅端电压拉高到与电源电压一致，使PMOS管M13截止，从而使PMOS管M9提供的电流停止流入端口 5。因此，当反相器INVl的输出的指示信号UVLO由低到高翻转的同时，流入端口 5的电流全部截止，流出端口5的电流进一步变大，从而使端口 5上的电压迅速下降到反相器INVl的翻转阈值以下，同样以一个正反馈的迟滞机制防止了电路在电源电压的阈值点附近的振荡，增加了系统的稳定性。在电源电压进入欠压状态以后，端口 5上的电压会被放光至零，此后没有漏电流。需要说明的是，本领域技术人员应该理解，上述启动电路、带隙电压基准源、欠压检测电路均只是一种优选电路，事实上，任何基于晶体管的饱和区来提供不随电源电压、温度和工艺的变化而变化的基准电压的电路，本发明的欠压检测电路均能基于电路包含的晶体管是否处于饱和区来确定该电路提供的基准电压是否有效；而且，本领域的技术人员结合本实施例的描述应该已经理解，基于具体的能提供基准电压的电路来采用相应合适的欠压检测电路，故在此不再举例予以详述。从以上的工作过程可以看出，本发明的欠压检测电路充分利用了带隙电压基准源自身的启动电路、基准电流等特性来检测它的工作状态，因而更加高效、准确、可靠；而且，本发明可以用标准CMOS工艺加以实现，可以整合在各种基准源架构中，并且只需极低的功耗，因而具有广泛的应用性。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
权利要求
1.一种欠压检测电路，应用于能提供基准电压的电路，其特征在于，所述欠压检测电路基于所述能提供基准电压的电路包含的晶体管是否处于饱和区，来输出所述基准电压是否有效的指示信号。
2.根据权利要求1所述的欠压检测电路，其特征在于当所述能提供基准电压的电路连接有启动电路时，所述欠压检测电路连接所述启动电路输出端，用于当所述启动电路启动所述能提供基准电压的电路的启动作业完成后，基于所述能提供基准电压的电路包含的晶体管是否处于饱和区来输出所述基准电压是否有效的指示信号。
3.根据权利要求1或2所述的欠压检测电路，其特征在于所述欠压检测电路为具有正反馈的电路。
4.根据权利要求1或2所述的欠压检测电路，其特征在于所述晶体管包括NMOS管、PMOS管中的一种或两种。
5.根据权利要求1或2所述的欠压检测电路，其特征在于所述能提供基准电压的电路包括带隙电压基准源。
全文摘要
本发明提供一种欠压检测电路。该欠压检测电路应用于能提供基准电压的电路，用于基于所述能提供基准电压的电路包含的晶体管是否处于饱和区，来输出所述基准电压是否有效的指示信号。本发明不受温度和工艺变化的影响，具有较高的可靠性，而且可以用标准CMOS工艺加以实现，可以整合在各种基准源架构中，并且只需极低的功耗，具有广泛的应用性。
文档编号G01R19/165GK102565516SQ20121000813
公开日2012年7月11日 申请日期2012年1月12日 优先权日2012年1月12日
发明者程晋 申请人:上海山景集成电路技术有限公司