用于减小反射损失的阻抗匹配器件及具有其的测试系统的制作方法

技术领域

在这里描述的发明构思的一些示例实施例涉及一种阻抗匹配器件，更具体地讲，涉及一种被构造为减小当为了测试半导体装置而分离接收的数字信号时发生的反射损失的阻抗匹配器件。

背景技术：

通常来说，在测试半导体装置时，一件自动测试设备(ATE)连接到多个半导体装置，并执行测试操作以提高测试效率并减少测试时间。在这种情况下，在通过一(或更多)条传输线接收之后，从ATE发送的测试信号被分离并发送到每个半导体装置。

然而，在这种情况下，会在测试信号被分离的点处发生阻抗失配。这导致了反射系数的增大以及测试信号由于反射损失的失真。为了解决此问题，可以使用有源元件(即，扇出缓冲器)。然而，有源元件的使用导致功耗和/或温度的增大。

技术实现要素：

根据发明构思的示例实施例，一种阻抗匹配器件包括锥形带线和多条带线。锥形带线在基底上沿第一方向延伸并具有在垂直于第一方向的第二方向上的宽度。锥形带线包括具有相同长度和不同宽度的第一段至第n段，其中，“n”是二或更大的自然数。所述多条带线连接到第n段，使得通过第一段接收的输入信号分离。

根据发明构思的另一示例实施例，一种阻抗匹配器件包括锥形带线和多条带线。锥形带线在基底上沿第一方向延伸并具有在垂直于第一方向的第二方向上的宽度。锥形带线包括具有第一宽度的第一端部和具有比第一宽度大的第二宽度的第二端部，第一端部被配置为接收输入信号，第二端部在第一端部的相对侧上。所述多条带线连接到第二端部，使得输入信号分离。

根据发明构思的又一示例实施例，一种测试系统包括：自动测试设备(ATE)，配置为对于多个在测装置执行测试操作；阻抗匹配器件，配置为接收用于执行测试操作的输入信号，分离输入信号，并将分离的输入信号发送到所述多个在测装置。阻抗匹配器件包括锥形带线和多条带线。锥形带线在基底上沿第一方向延伸并具有在垂直于第一方向的第二方向上的宽度。锥形带线包括具有相同长度和不同宽度的第一段至第n段，其中，“n”是二或更大的自然数。所述多条带线连接到第n段，使得输入信号分离。

根据发明构思的又一示例实施例，一种阻抗匹配器件包括在基底上沿第一方向延伸的带线，所述带线包括：第一部分，包括第一端部和在第一方向上与第一端部相对的第二端部，第二端部在垂直于第一方向的第二方向上具有比第一端部的宽度大的宽度，第一端部被配置为接收输入信号；至少两个第二部分，连接到第二端部，使得输入信号分离。

附图说明

通过下面参照附图进行的描述，以上和其他目的和特征将变得清楚，其中，除非另外说明，否则贯穿各幅附图，同样的附图标记表示同样的部件，其中：

图1是示出根据发明构思的示例实施例的阻抗匹配器件的平面图；

图2是沿着图1的I-I'线截取的剖视图；

图3是示出概括图1所示的阻抗匹配器件的器件的示意图；

图4是示出图3所示的阻抗匹配器件的等效电路的电路图；

图5是示出阻抗匹配器件的根据频率变化的反射系数的大小的曲线图；

图6是示出根据发明构思的示例实施例的阻抗匹配器件的平面图；

图7是示出根据发明构思的示例实施例的阻抗匹配器件的平面图；

图8是示出根据发明构思的示例实施例的阻抗匹配器件的平面图；

图9是沿着图8的I-I'线截取的剖视图；

图10是示出图8所示的阻抗匹配器件的等效电路的电路图；

图11是示出根据发明构思的示例实施例的用于半导体装置的测试系统的框图；

图12是示出根据发明构思的示例实施例的用于半导体装置的测试系统的框图；以及

图13是示出根据发明构思的示例实施例的用于半导体装置的测试系统的框图。

具体实施方式

下面，现在将更充分地描述发明构思的示例实施例，使得本领域技术人员可以容易地理解发明构思。

图1是示出根据发明构思的示例实施例的阻抗匹配器件100的平面图。参照图1，阻抗匹配器件100可以包括锥形带线(tapered strip line)110以及多条带线130-1和130-2。在图1中，阻抗匹配器件100示出为布置在基底和介电层上。

锥形带线110可以布置为沿第一方向D1延伸，并可以具有在垂直于第一方向D1的第二方向D2上的宽度。锥形带线110可以具有第一端部122和第二端部124，其中，信号(例如，数字信号)从外部装置通过第一端部122输入，第二端部124是锥形带线110与带线130-1和130-2接触的部分。此外，通过第一端部122输入的信号可以在第二端部124处分离并可以输出至带线130-1和130-2中的每条的端部。

锥形带线110可以由宽度离散增大的多段组成。例如，锥形带线110可以包括具有L1的长度和W1的宽度的第一段、具有L2的长度和W2的宽度的第二段、具有L3的长度和W3的宽度的第三段以及具有L4的长度和W4的宽度的第四段。例如，L1至L4可以彼此相同。此外，W2可以大于W1，W3可以大于W2，W4可以大于W3。发明构思的示例实施例示出为锥形带线110包括四段。然而，发明构思的范围和精神可以不限于此。即，段的数量可以不限于此。

带线130-1和130-2可以连接到锥形带线110的第二端部124。如图1所示，带线130-1和130-2中的每条可以连接到锥形带线110的第二端部124的一部分。此外，第一带线130-1的长度S1和第二带线130-2的长度S2可以彼此相同。即使在图1中第一带线130-1和第二带线130-2示出为彼此对称，当仅第一带线130-1和第二带线130-2的长度彼此相同时，第一带线130-1和第二带线130-2不对称也可以无关紧要。

根据发明构思的示例实施例，锥形带线110的第二端部124的宽度W4可以根据第一带线130-1和第二带线130-2的组合阻抗(combined impedance)的大小来确定。例如，阻抗可能在阻抗匹配器件100中发生分离的点(即，锥形带线110与带线130-1和130-2接触的点)处不匹配。即，可能发生阻抗失配。

为了帮助理解发明构思，假设：具有长度L4和宽度W4的第四段的特征阻抗是50Ω，带线130-1和130-2中的每条的特征阻抗是60Ω。在这种情况下，因为带线130-1和130-2的组合阻抗是30Ω，所以阻抗会在阻抗匹配器件100中发生分离的点处不匹配。在这种情况下，输入到锥形带线110的第一端部122的数字信号不会传输到带线130-1和130-2而会被反射。因此，可以调整第四段的宽度W4使得阻抗在分离点处匹配。结果，可以减小或最小化根据阻抗匹配器件100的分离的反射损失。

图2是沿着图1的I-I'线截取的剖视图。

介电层102可以设置在基底101上。例如，基底101可以由诸如印刷电路板(PCB)、柔性板和带板的各种类型的基底组成。阻抗匹配器件100可以设置在介电层102上。然而，因为图2是剖视图，所以图2仅示出了锥形带线110。

锥形带线110可以包括诸如金属的各种导电材料。同样地，虽然未示出，但是带线130-1和130-2(参见图1)可以包括各种导电材料。锥形带线110可以在与第二方向D2垂直的第三方向D3上具有厚度“h”。

图3是示出概括图1所示的阻抗匹配器件100的器件的示意图。为了使图简化，可以省略图1所示的基底和介电层。阻抗匹配器件100可以包括离散的锥形带线110、第一带线130-1和第二带线130-2。这里，术语“离散的”可以意指锥形带线110的宽度不是连续地而是台阶式地增大。

锥形带线110可以布置为沿第一方向D1延伸，并可以具有在垂直于第一方向D1的第二方向D2上的宽度。锥形带线110可以由多段111至11n组成。段111至11n可以在第一方向D1上串联布置。第一段111可以具有L1的长度和W1的宽度。相似地，第n段11n可以具有Ln的长度和Wn的宽度。这里，“n”可以是整数，并且随着“n”增大，Ln和Wn的值可以增大。

锥形带线110的第一端部122可以从外部装置(例如，半导体测试设备)接收输入信号Input。这里，从外部装置接收的输入信号Input可以是根据基带传输方法传输的数字信号。此外，输入信号Input可以是用于确定连接到阻抗匹配器件100的半导体装置是否失效的测试数据。第一带线130-1和第二带线130-2可以连接到锥形带线110的第二端部124。即，阻抗匹配器件100可以在第二端部124处分离。

从外部装置接收的输入信号Input可以在第二端部124附近分离，并可以通过第一带线130-1和第二带线130-2的端部输出(例如，Output1和Output2)。分别从第一带线130-1和第二带线130-2输出的信号Output1和Output2可以传输到测试目标(例如，半导体装置)。

根据发明构思的示例实施例，为了实现与特征阻抗匹配的阻抗匹配器件100，有两个条件。第一个条件可以是阻抗应在锥形带线110与第一带线130-1和第二带线130-2接触的点处匹配。第二个条件可以指关于布置在第一方向D1上的全部段的长度之和(即，L1+L2+…+Ln)的条件。首先，将参照图4描述第一个条件。

图4是示出图3所示的阻抗匹配器件100的等效电路的电路图。即使图4是电路图，与第一段111至第n段11n对应的电路的宽度也被示出为彼此不同。这可以象征性地表示：第一段111的阻抗Z₁的大小是最大的，第n段11n的阻抗Z_n的大小是最小的。

参照图4，第一段111的特征阻抗可以是Z₁，第二段112的特征阻抗可以是Z₂。相似地，第n段11n的特征阻抗可以是Z_n。“n”可以是大于2的整数，并且随着“n”增大，Z_n的大小可减小。此外，第一带线的特征阻抗Z_SL1与第二带线的特征阻抗Z_SL2的组合阻抗应该与第n段11n的特征阻抗Z_n匹配。在这种情况下，可以根据等式1来表达用于减小或最小化反射损失的条件。

[等式1]

根据发明构思的示例实施例，可以通过调整段111至11n的宽度W1至Wn来设置减小或最小化反射损失的阻抗匹配器件，以满足等式1的条件。接下来，将参照图5描述实现与特征阻抗匹配的阻抗匹配器件100的第二个条件。

图5是示出阻抗匹配器件100的根据频率变化的反射系数的大小的曲线图。此外，假设输入到根据发明构思的示例实施例的阻抗匹配器件100的输入信号Input(参照图3)是根据基带传输方法传输的信号。

参照图5，应该理解的是，频率f1至fk中的每个是反射系数Γ为“0”(或者被减小或被最小化)的频率。此外，理解的是，输入到阻抗匹配器件100的输入信号Input的频率在大约f1至大约fk之间的反射阻抗的大小比频率小于大约f1或大于大约fk的反射阻抗的大小小。这可以意味着大约f1至大约fk之间的频率是阻抗匹配器件100的可用带宽BW。为了确保传输的输入信号Input在信号完整性上的质量，这可能是因为反射系数Γ的大小应该尽可能小。

当然，频率精确地在f1与fk之间不是必需的。如图5所示，可用的最小频率可以略小于f1，可用的最大频率可以略大于fk。在这种情况下，可以根据诸如测试设备或测试系统的规格和构成锥形带线110的段111至11n的数量的各种因素来确定容限，其中，测试设备或测试系统应用了根据发明构思的示例实施例的阻抗匹配器件100。

作为反射系数Γ第一次为“0”的频率的f1可以对应于与输入到阻抗匹配器件100的输入信号Input的频率的一半对应的基本频率。例如，当输入信号Input根据基带传输方法以3.2Gbps的速度传输时，存在具有诸如1.6GHz、3.2GHz、4.8GHz、......和1.6×n GHz的频率的所需信号。即，作为反射系数Γ第一次为'0'的频率的f1可以对应于具有作为基本频率的1.6GHz的频率的信号。作为下一个反射系数Γ第二次为“0”的频率的f2可以对应于频率为3.2GHz的信号。相似地，fn可以对应于频率为1.6×n GHz的信号。

根据发明构思的示例实施例，可以通过增加构成锥形带线110的段111至11n的数量来扩大可用带宽BW。与诸如传统的四分之一波长阻抗变换器的阻抗匹配器件不同，根据发明构思的示例实施例的阻抗匹配器件100对构成锥形带线110的段111至11n中的每段的长度不会有限制。根据传统的四分之一波长阻抗变换器，段111至11n中每段的长度是输入信号的波长的四分之一。另一方面，在根据发明构思的示例实施例的阻抗匹配器件100的情况下，锥形带线110的长度不需要固定。然而，可以通过调整构成锥形带线110的段111至11n的数量来调整可用带宽BW。在示例实施例中，锥形带线110的长度(即，L1+L2+…+Ln)可以是输入信号Input的波长的一半(参照图4)。

如上所述，通过将锥形带线110的第二端部124的宽度Wn(参照图3)调整为使得在锥形带线110与带线130-1和130-2之间发生阻抗匹配，并且通过调整构成锥形带线110的段111至11n的数量，可以基于基带传输方法针对数字信号设置可用的阻抗匹配器件。

除了在阻抗匹配器件100的分离点(即，锥形带线与带线接触的点)处发生阻抗匹配之外，不会有关于带线130-1和130-2(参照图3)的限制。然而，每条带线的长度应该彼此相同。此示例实施例在图6中示出。

图6是示出根据发明构思的示例实施例的阻抗匹配器件200的平面图。阻抗匹配器件200可以包括锥形带线210以及多条带线230-1至230-4。

锥形带线210可以由其中的每段具有彼此不同的宽度的多个段组成。在示例实施例中，锥形带线210示出为由四段211至214组成。第一段211可以具有在第一方向D1上的长度L1和在第二方向D2上的宽度W1。第二段212可以具有在第一方向D1上的长度L2和在第二方向D2上的宽度W2。第三段213可以具有在第一方向D1上的长度L3和在第二方向D2上的宽度W3。此外，第四段214可以具有在第一方向D1上的长度L4和在第二方向D2上的宽度W4。

带线230-1至230-4可以连接到锥形带线210的第二端部224。带线230-1至230-4中的每条的长度可以彼此相同。即，S1至S4可以彼此相同。即使S1和S2由于示出的困难如图6所示，也要理解的是S1和S2中的每个表示与带线230-1和带线230-2中的每条的宽度的中心交叉的长度。

输出信号Output1至Output4可以通过多条带线230-1至230-4的未连接到锥形带线210的端部来输出。测试目标(即，在测装置)可以连接到所述端部。因此，为了减小或防止偏移，从当输入信号Input从外部装置(例如，测试设备，ATE)输入到锥形带线210的第一端部222的时间点到当输入信号分别传输到测试目标(即，在测装置)的时间点的时间可以彼此相同。

如在图6中描述的示例实施例中，通过带线230-1至230-4的端部输出的输出信号Output1至Output4可以输入到彼此不同的测试目标(即，在测装置)。然而，输出信号Output1至Output4可以输入到一个测试目标(即，在测装置)。即，输出信号Output1至Output4可以分别输入到一个测试目标(即，在测装置)的不同焊盘。此示例实施例在图7中示出。

图7是示出根据发明构思的示例实施例的阻抗匹配器件300的平面图。阻抗匹配器件300可以包括锥形带线310以及多条带线330-1至330-4。锥形带线310可以与图6中描述的锥形带线210相似。然而，就形式而言，带线330-1至330-4会与图6中描述的带线略有不同。

例如，当输出信号Output1至Output4分别输入到布置在一个测试目标(或在测装置)的一个边缘处的多个焊盘时，第二带线330-2和第三带线330-3可以采用如图7所示的z字型的形式，使得多条带线330-1至330-4的长度彼此相同。此外，第一带线330-1至第四带线330-4的长度可以彼此相同。

图8是示出根据发明构思的示例实施例的阻抗匹配器件400的平面图。参照图8，阻抗匹配器件400可以包括锥形带线410以及多条带线430-1和430-2。在图9中，阻抗匹配器件400示出为布置在基底和介电层上。

锥形带线410可以布置为沿第一方向D1延伸并可以具有在垂直于第一方向D1的第二方向D2上的宽度。锥形带线410可以具有第一端部422和第二端部424，其中，通过第一端部422输入数字信号，第二端部424是锥形带线410与带线430-1和430-2接触的部分。此外，通过第一端部422输入的信号可以在第二端部424处分离，并可以输出到带线430-1和430-2的端部。

锥形带线410的长度可以是L1。第一端部422的宽度可以是W1，第二端部424的宽度可以是W4。此外，锥形带线410的宽度可以随着在第一方向D1上的延伸而增大。即，第二端部424的宽度W4可以大于第一端部422的宽度W1。

多条带线430-1和430-2可以连接到锥形带线410的第二端部424。如图8所示，带线430-1和430-2中的每条可以连接到锥形带线410的第二端部424的一部分。此外，第一带线430-1的长度S1和第二带线430-2的长度S2可以彼此相同。

图9是沿着图8的I-I'线截取的剖视图。锥形带线410的宽度W2可以根据剖视图示出。宽度W2可以大于第一端部422的宽度W1并小于第二端部424的宽度W4。

介电层402可以设置在基底401上。例如，基底401可以包括诸如印刷电路板(PCB)、柔性板和带板的各种类型的基底中的至少一种。阻抗匹配器件400可以设置在介电层402上。然而，因为图9是剖视图，所以图9仅示出了锥形带线410。

锥形带线410可以包括诸如金属的各种导电材料。同样地，虽然未示出，但是带线430-1和430-2(参照图8)可以包括各种导电材料。锥形带线410可以具有在与第二方向D2垂直的第三方向D3上的厚度“h”。

图10是示出图8所示的阻抗匹配器件400的等效电路的电路图。即使图10是电路图，阻抗Z_L连接到的端子之间的宽度也示出为与输入信号Input输入到的端子之间的宽度不同。这可以象征性地表示：第一端部422(参照图8)的阻抗Z_in的大小是最大的，第二端部424(参照图8)的阻抗Z_L的大小是最小的。

如图8所示，因为锥形带线410的宽度沿第一方向D1延伸连续地增大，所以锥形带线410的特征阻抗的大小可以连续地减小。此外，使阻抗匹配，以减小或最小化在作为锥形带线410与带线430-1和430-2接触的部分的第二端部424处的反射损失。在这种情况下，可以根据等式2来表达用于减小或最小化反射损失的条件。

[等式2]

根据发明构思的示例实施例，通过调整锥形带线410的宽度W4以满足等式2的条件，可以设置减小或最小化反射损失的阻抗匹配器件。

图11是示出根据发明构思的示例实施例的用于半导体装置的测试系统1000的框图。

参照图11，测试系统1000可以包括自动测试设备(ATE)1100、阻抗匹配器件1200以及设置在测试板上的多个在测装置(DUT)(例如，半导体装置)1301至1304。阻抗匹配器件1200可以包括锥形带线1210以及多条带线1221至1224。

ATE 1100可以对于DUT 1301至1304执行各种测试操作。例如，ATE 1100可以通过传输线1110传输用于执行关于DUT 1301的写入操作和读取操作的控制信号CTRL、地址ADDR和测试数据DQ。控制信号CTRL可以包括用于执行写入操作或读取操作的各种命令。地址ADDR可以包括DUT 1301至1304的将根据写入操作在其中存储测试数据DQ的逻辑地址。此外，地址ADDR可以包括DUT 1301至1304的根据读取操作在其中存储将要被读取的测试数据DQ的逻辑地址。

输入到锥形带线1210的控制信号CTRL、地址ADDR和测试数据DQ可以在分离点处分离，可以通过带线1221至1224传输到DUT 1301至1304。锥形带线1210可以具有与图1至图7中描述的结构相同的结构。即，锥形带线1210可以由每段具有彼此不同的宽度的多个段组成。此外，可以调整锥形带线1210的宽度使得在分离点处发生阻抗匹配。

即使锥形带线1210示出为图1中至图7中描述的离散的锥形带线，锥形带线1210也可以是如图8中至图10中描述的连续的锥形带线。此外，为了减小或防止偏移，带线1221至1224可以均具有相同的长度。

根据发明构思的示例实施例的测试系统1000可以提供阻抗匹配器件，所述阻抗匹配器件用于减少或防止通过传输线1110输入的控制信号CTRL、地址ADDR和测试数据DQ在分离点处因反射损失而受损。结果，可以改善对DUT 1301至1304的测试操作的效率。

图12是示出根据发明构思的示例实施例的用于半导体装置的测试系统2000的框图。与图11中描述的示例实施例不同，根据发明构思的示例实施例，通过阻抗匹配器件分离的信号示出为输入到一个DUT 2300的不同焊盘2301至2304。

根据发明构思的示例实施例的测试系统2000可以包括ATE 2100、阻抗匹配器件2200和DUT 2300。阻抗匹配器件2200可以包括锥形带线2210和多条带线2221至2224。

如图12所示，锥形带线2210可以是离散的锥形带线，可以是图8至图10中描述的连续的锥形带线。带线2221至2224可以分别连接到多个焊盘2301至2304。为了减少或防止偏移，带线2221至2224可以均具有相同的长度。

在图12中，带线2221至2224示出为仅连接到DUT 2300的一个边缘。然而，带线2221至2224可以连接到设置在DUT 2300的四个边缘处的焊盘。在这种情况下，带线应该布置为使得带线的所有长度相同。

根据发明构思的示例实施例的测试系统2000可以提供阻抗匹配器件，所述阻抗匹配器件用于减少或防止通过传输线2110输入的控制信号CTRL、地址ADDR和测试数据DQ在分离点处因反射损失而受损。结果，可以改善对DUT 2300的测试操作的效率。

图13是示出根据发明构思的示例实施例的用于半导体装置的测试系统3000的框图。与图11中描述的实施例不同，根据发明构思的示例实施例，通过阻抗匹配器件3200分离的信号示出为输入到DUT 3301至3304中的每个的多个焊盘。为了使图简化，假设阻抗匹配器件3200分离成十六条带线且焊盘仅设置在DUT 3301至3304中的每个的一个边缘处。

从阻抗匹配器件3200分离的第一组带线3221可以连接到设置在第一DUT 3301的一个边缘处的焊盘。从阻抗匹配器件3200分离的第二组带线3222可以连接到设置在第二DUT 3302的一个边缘处的焊盘。从阻抗匹配器件3200分离的第三组带线3223可以连接到设置在第三DUT 3303的一个边缘处的焊盘。此外，从阻抗匹配器件3200分离的第四组带线3224可以连接到设置在第四DUT 3304的一个边缘处的焊盘。即，构成阻抗匹配器件3200的锥形带线3210和带线3221至3224可以围绕分离点连接。

锥形带线3210示出为图1至图7中描述的离散的锥形带线。然而，锥形带线3210可以是图8中至图10中描述的连续的锥形带线。此外，为了减少或防止偏移，带线3221至3224可以具有彼此相同的长度。即使图13示出为使图简化，带线3221至3224的至少一部分也可以具有诸如图7所示的第二带线330-2或第三带线330-3的z字型的形式，使得带线3221至3224均具有相同的长度。

以上，可以使用具有在这里描述的不包括有源元件的结构的阻抗匹配器件来执行对于DUT(例如，半导体装置)的测试操作，从而减小或最小化由于发生在阻抗匹配器件的分离点处的反射损失而引起的信号失真。结果，可以改善测试操作的可靠性。

根据发明构思的示例实施例，阻抗匹配器件可以减少或最小化关于在半导体装置的测试操作期间信号的分离的反射损失。

虽然已经描述了发明构思的详细的实施例，但是应理解的是，本领域技术人员可以设计多种其他修改、改变、变化和替代物。此外，应理解的是，发明构思覆盖可以基于以上描述的实施例容易修改并实施的各种技术。