一种电流采样电路的制作方法

本发明属于集成电路技术领域，具体涉及一种电流采样电路。

背景技术：

开关电源由于其高效率与高稳定性的特性使得它在电子技术应用领域具有不可替代的作用，其中对电感电流的有效检测不仅可以实现电路环路控制，且对电路起着过流保护的作用，因此准确而快速的电流检测是非常关键的。

传统的电流采样电路结构如图1所示，通过一个与功率管M_power尺寸成比例的镜像管M_mirror，利用高增益无补偿误差放大器EA钳住功率管M_power与镜像管M_mirror的漏极，由此经过镜像管M_mirror的电流即是成比例缩小的电感电流。

然而此种电感电流采样电路为了采样精度，需要误差放大器EA具有高的增益，且基于稳定性考虑，需要补偿网络，从而使误差放大器EA的增益带宽积GBW相对较小，降低了电流检测速度；而且当开关电源的开关频率不断升高时，开关信号在误差放大器EA的输入引起的毛刺会对所得到的采样电流造成严重的影响。

技术实现要素：

本发明的目的在于，为解决上述问题，提供一种电流采样电路，使其中的误差放大器EA在满足增益要求的同时无需补偿，且可使误差放大器EA的增益带宽积GBW提高到10M以上，另外设计时序控制网络来抑制开关信号产生的毛刺。

为实现上述目的，本发明采用如下技术方案：

一种电流采样电路，包括采样与时序控制模块、无补偿的误差放大器EA模块和输出级，其特征在于，

所述采样与时序控制模块包括功率管M_power、采样镜像管M_mirror、保护管Ms、第一二极管D1、第二二极管D2、第一电阻R1、第二电阻R2、第一电容C1、第二电容C2、第一NMOS管MN1和反相器INV，

功率管M_power的漏极为采样与时序控制模块的输入端输入电感电流I_L，其栅极接栅极驱动信号PWM，其源极接地；

采样镜像管M_mirror的漏极接所述无补偿的误差放大器EA模块的同相输入端，其栅极接电源电压Vdd，其源极接地；

保护管Ms的漏极与功率管M_power的漏极相连，其连接节点为Boost结构的LX点，保护管Ms的源极接所述无补偿的误差放大器EA模块的反相输入端，其栅极通过第二电容C2后接地；

第一二极管D1的阴极连接第一电阻R1的一端、反相器INV的输入端和功率管M_power的栅极，其阳极连接第一电阻R1的另一端和保护管Ms的栅极；

第二二极管D2的阳极接反相器INV的输出端和第二电阻R2的一端，其阴极接第二电阻R2的另一端并通过第一电容C1后接地；

第一NMOS管MN1的栅极接第二二极管D2的阴极，其漏极接保护管Ms的源极，其源极接地；

所述输出级的输入端接所述无补偿的误差放大器EA模块的输出端，其输出端输出采样电流Isense。

具体的，所述无补偿的误差放大器EA模块包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4和第五NMOS管MN5，

第三NMOS管MN3的源极为所述无补偿的误差放大器EA的反相输入端，第五NMOS管MN5的源极为所述无补偿的误差放大器EA的同相输入端；

第一PMOS管MP1和第三PMOS管MP3的栅极互连并连接第一偏置电压V_b1，其源极都接电源电压Vdd，第一PMOS管MP1的漏极连接第二PMOS管MP2的源极，第三PMOS管MP3的漏极连接第四PMOS管MP4的源极；

第二PMOS管MP2和第四PMOS管MP4的栅极互连并连接第二偏置电压V_b2，第二PMOS管MP2的漏极接第二NMOS管MN2的漏极以及第三NMOS管MN3和第五NMOS管MN5的栅极，第四PMOS管MP4的漏极接第四NMOS管MN4的漏极并作为所述无补偿的误差放大器EA模块的输出端；

第二NMOS管MN2和第四NMOS管MN4的栅极互连并连接第三偏置电压V_b3，第二NMOS管MN2的源极接第三NMOS管MN3的漏极，第四NMOS管MN4的源极接第五NMOS管MN5的漏极。

具体的，所述输出级包括第三电阻R3、第四电阻R4、第五电阻R5、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7和第八PMOS管MP8，

第五PMOS管MP5和第七PMOS管MP7的栅极互连并作为所述输出级的输入端，第五PMOS管MP5的源极通过第三电阻R3后接电源电压Vdd，第七PMOS管MP7的源极通过第四电阻R4后接电源电压Vdd，第五PMOS管MP5的漏极接第六PMOS管MP6的源极，第七PMOS管MP7的漏极接第八PMOS管MP8的源极；

第六PMOS管MP6和第八PMOS管MP8的栅极互连，第六PMOS管MP6的栅漏互连并连接所述无补偿的误差放大器EA的同相输入端，第八PMOS管MP8的漏极连接偏置电流源I_b和第五电阻R5的一端，其连接点为输出级的输出端，第五电阻R5的另一端接地。

本发明的有益效果为：无补偿的误差放大器EA模块在保证足够增益的同时无需补偿电路，可使误差放大器EA的增益带宽积GBW提高到10M以上；通过采样与时序控制模块的时序控制网络抑制开关信号产生的毛刺，从而减小了PMW信号和LX点信号对无补偿误差放大器EA输入端以及最终采样输出电流的影响。

附图说明

图1是现有技术中的电流采样电路结构示意图。

图2是本发明提供的一种电流采样电路的结构示意图。

图3是本发明提供的一种电流采样电路的具体电路图。

图4是本发明提供的一种电流采样电路中的时序控制部分的效果图。

具体实施方式

下面结合附图和实施例，详细描述本发明的技术方案：

如图3所示，为本发明的具体的电路图，包括采样与时序控制模块、无补偿误差放大器EA模块和输出级，其中，所述采样与时序控制模块的输入端接电感电流I_L，其两个输出端分别接所述无补偿的误差放大器EA模块的同相输入端和反相输入端；所述输出级的输入端接所述无补偿的误差放大器EA模块的输出端，其输出端输出采样电流Isense。

所述采样与时序控制模块包括功率管M_power、采样镜像管M_mirror、保护管Ms、第一二极管D1、第二二极管D2、第一电阻R1、第二电阻R2、第一电容C1、第二电容C2、第一NMOS管MN1和反相器INV，功率管M_power的漏极为采样与时序控制模块的输入端，其栅极接栅极驱动信号PWM，其源极接地；采样镜像管M_mirror的漏极作为采样与时序控制模块的一个输出端接所述无补偿的误差放大器EA模块的同相输入端，其栅极接电源电压Vdd，其源极接地；保护管Ms的漏极与功率管M_power的漏极相连，其连接节点为Boost结构的LX点，保护管Ms的源极作为采样与时序控制模块的另一个输出端接无补偿的误差放大器EA模块的反相输入端，其栅极通过第二电容C2后接地；第一二极管D1的阴极连接第一电阻R1的一端、反相器INV的输入端和功率管M_power的栅极，其阳极连接第一电阻R1的另一端和保护管Ms的栅极；第二二极管D2的阳极接反相器INV的输出端和第二电阻R2的一端，其阴极接第二电阻R2的另一端并通过第一电容C1后接地；第一NMOS管MN1的栅极接第二二极管D2的阴极，其漏极接保护管Ms的源极，其源极接地。

所述无补偿的误差放大器EA模块包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4和第五NMOS管MN5，第三NMOS管MN3的源极为所述无补偿的误差放大器EA的反相输入端，第五NMOS管MN5的源极为所述无补偿的误差放大器EA的同相输入端；第一PMOS管MP1和第三PMOS管MP3的栅极互连并连接第一偏置电压V_b1，其源极都接电源电压Vdd，第一PMOS管MP1的漏极连接第二PMOS管MP2的源极，第三PMOS管MP3的漏极连接第四PMOS管MP4的源极；第二PMOS管MP2和第四PMOS管MP4的栅极互连并连接第二偏置电压V_b2，第二PMOS管MP2的漏极接第二NMOS管MN2的漏极以及第三NMOS管MN3和第五NMOS管MN5的栅极，第四PMOS管MP4的漏极接第四NMOS管MN4的漏极并作为所述无补偿的误差放大器EA模块的输出端；第二NMOS管MN2和第四NMOS管MN4的栅极互连并连接第三偏置电压V_b3，第二NMOS管MN2的源极接第三NMOS管MN3的漏极，第四NMOS管MN4的源极接第五NMOS管MN5的漏极。

所述输出级包括第三电阻R3、第四电阻R4、第五电阻R5、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7和第八PMOS管MP8，第五PMOS管MP5和第七PMOS管MP7的栅极互连并作为所述输出级的输入端，第五PMOS管MP5的源极通过第三电阻R3后接电源电压Vdd，第七PMOS管MP7的源极通过第四电阻R4后接电源电压Vdd，第五PMOS管MP5的漏极接第六PMOS管MP6的源极，第七PMOS管MP7的漏极接第八PMOS管MP8的源极；第六PMOS管MP6和第八PMOS管MP8的栅极互连，第六PMOS管MP6的栅漏互连并连接所述无补偿的误差放大器EA的同相输入端，第八PMOS管MP8的漏极连接偏置电流源I_b和第五电阻R5的一端，其连接点为输出级的输出端，第五电阻R5的另一端接地。

本发明的工作原理为：

当功率管M_power的栅极驱动信号PWM为高电平的时候，功率管M_power和采样镜像管M_mirror均打开，且都处于深线性区，可以看作成电阻。从而流过采样镜像管M_mirror的电流大小为：

其中，W指器件的栅宽，L指器件的栅长，I_L指流经功率管M_power的电感电流，N指功率管M_power的宽长比与采样镜像管的宽长比之比。

则流过第五PMOS管MP5的电流为I_{D_MP5}＝I_{M_mirror}-I_b，此处流过无补偿的误差放大器EA的内部电流与连接输出级输出端的偏置电流I_b大小相等，由此流出采样模块的电流即流入第五电阻R5的电流为I_sense＝I_{D_MP5}+I_b＝I_{M_mirror}。

其中无补偿误差放大器EA的环路增益可以表示为：

其中，g_mn4、g_mn5、g_mp4、g_mp5和g_mp6分别代表第四NMOS管MN4、第五NMOS管MN5、第四PMOS管MP4、第五PMOS管MP5和第六PMOS管MP6的跨导，R_{M_mirror}代表采样镜像管M_mirror的电阻，r_on4、r_on5、r_op3和r_op4分别代表第四NMOS管MN4、第五NMOS管MN5、第三PMOS管MP3和第四PMOS管MP4的输出电阻。

在无补偿下，无须担心因为补偿时补偿零点与极点的偏差导致瞬态的扰动。因此，采用无补偿误差放大器EA，在保证足够增益的时候，提高主次极点的位置并保证两者之间的差距，从而使相位裕度足够的同时增益带宽积GBW也足够高，能够达到10M以上。

无补偿误差放大器EA的主极点在无补偿误差放大器EA的输出，次极点在第四NMOS管MN4的源极，通过合理的设置MN2～MN5管的宽长比改变整体环路增益、主极点和次极点的位置，保证足够的环路增益和很高的次极点。

通过增加时序控制网络的第一二极管D1、第一电阻R1、第一电容C1、第二二极管D2、第二电阻R2和第二电容C2，改变保护管Ms和第一NMOS管MN1的栅极电位相对于功率管M_power的栅极驱动信号PWM的上升下降沿，从而改变在未加上述器件的驱动信号和LX点的信号耦合到无补偿误差放大器EA的反相输入端的尖峰，使之减小，从而减小上述尖峰对无补偿误差放大器EA的同相输入端的影响以及对输出采样电流Isense的影响。

实际效果对比图可由图4所示，其中I_L/N为流过采样镜像管M_mirror的电流大小，A代表无补偿的误差放大器EA的反相输入端，B代表无补偿的误差放大器EA的同相输入端，从图中可以看出，在功率管M_power的栅极驱动信号PWM的上升沿，保护管Ms的栅极信号缓慢上升，则减小了此驱动信号耦合到无补偿误差放大器EA输入点的反相输入端即A点的尖峰；且减小了因为保护管Ms开启过快而LX点电压未降到低电压时，无补偿误差放大器EA输入点的反相输入端即A点的电压等于LX点电压所造成的尖峰。

本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。