面板结构以及静电破坏检测系统的制作方法

本实用新型涉及一种面板以及检测系统，且特别是涉及一种具静电检测结构的面板结构以及静电破坏检测系统。

背景技术：

在制造面板结构的过程中，机台或面板结构内易产生静电累积的现象。当电荷累积至一定数量后，便可能因为静电放电(Electrostatic Discharge,ESD)而导致面板结构内的元件遭受破坏。一般而言，软性基板(如聚酰亚胺基板)的起电能力(triboelectric capacity)是玻璃基板的3倍。也就是说，制作于软性基板上的元件比制作于玻璃基板上的元件更容易遭受静电放电的破坏。

现有的静电破坏检测方法主要采用接触式的检测方式。以主动元件阵列基板举例说明，在主动元件制作完成后，会以探针(probe)直接接触栅极配线与源极配线的测试垫，并由一测试机台(tester)输入测试信号，以依序对各主动元件进行电性检测，从而判断各主动元件可否正常运作，并对不良的主动元件进行修补。上述方法除了无法分析静电强度之外，还得待元件制作完成后才能检测静电破坏，因此无法即时针对静电破坏源头进行改善及控制，从而难以有效地降低失效率。特别是采用栅极驱动电路基板(Gate On Array,GOA)技术的面板结构，其受静电放电破坏而失效的比例更高达40％。

技术实现要素：

本实用新型的目的在于提供一种面板结构，其有助于分析静电强度。

本实用新型的再一目的在于提供一种静电破坏检测系统，其有助于降低失效率。

为达上述目的，本实用新型提供一种面板结构，其包括软性基板以及静电检测结构。静电检测结构位于软性基板上且包括多个静电检测单元。各静电检测单元包括第一导体以及第二导体。第一导体包括感应电极以及与感应电极电连接的多个放电图案。第二导体包括接地电极以及与接地电极电连接的多个判定图案。放电图案与判定图案位于感应电极与接地电极之间，且放电图案分别与其中一判定图案定义出放电路径。在各静电检测单元中，各放电路径的设计阻抗与其余放电路径的各设计阻抗相同。设计阻抗是放电图案以及判定图案的其中至少一者的阻抗与放电图案以及判定图案之间的介质的阻抗的总和。在各静电检测单元中，判定图案的宽度不同，或者判定图案与放电图案之间的距离不同。

该些静电检测单元排列成阵列且全面覆盖该软性基板。

该软性基板具有一元件区以及邻接该元件区的一周边区，该些静电检测单元排列在该周边区中且暴露出该元件区。

该介质包括空气、至少一绝缘层、至少一导体或前述至少两个的组合。

该设计阻抗是该放电图案的阻抗与该介质的阻抗的总和，且在各该静电检测单元中，该些放电图案的宽度相同，该些判定图案的宽度不同，且该些判定图案与该些放电图案之间的距离相同。

该设计阻抗是该判定图案的阻抗与该介质的阻抗的总和，且在各该静电检测单元中，该些放电图案以及该些判定图案的宽度相同，且该些判定图案与该些放电图案之间的距离不同。

该设计阻抗是该放电图案的阻抗、该判定图案的阻抗以及该介质的阻抗的总和，且在各该静电检测单元中，该些放电图案的宽度不同，该些判定图案的宽度不同，且该些判定图案与该些放电图案之间的距离不同。

各该静电检测单元还包括位于该第一导体与该第二导体之间的一第三导体，该第三导体具有多个导电图案，各该导电图案位于其中一放电路径上，且在各该放电路径中，该导电图案位于该放电图案与该判定图案之间，其中该导电图案、该放电图案以及该判定图案彼此分离。

该第三导体还包括多个第一连接部以及多个第二连接部，各该第一连接部以及各该第二连接部位于其中一放电路径上，且在各该放电路径中，该第一连接部连接该放电图案与该导电图案，该第二连接部连接该判定图案与该导电图案。

各该静电检测单元还包括位于该第一导体与该第二导体之间的一第三导体，该第三导体具有多个导电图案，各该导电图案位于其中一放电路径上，且在各该放电路径中，该导电图案位于该放电图案与该判定图案之间，其中该导电图案连接该放电图案与该判定图案。

本实用新型还提供一种静电破坏检测系统，包括：面板结构，其包括：软性基板；及静电检测结构，位于该软性基板上且包括多个静电检测单元，其中各该静电检测单元包括一第一导体以及一第二导体，该第一导体包括一感应电极以及与该感应电极电连接的多个放电图案，该第二导体包括一接地电极以及与该接地电极电连接的多个判定图案，该些放电图案与该些判定图案位于该感应电极与该接地电极之间，且该些放电图案分别与其中一判定图案定义出一放电路径，在各该静电检测单元中，各该放电路径的一设计阻抗与其余该些放电路径的各该设计阻抗相同，该设计阻抗是该放电图案以及该判定图案的其中至少一者的阻抗与该放电图案以及该判定图案之间的一介质的阻抗的总和，且在各该静电检测单元中，该些判定图案的宽度不同，或者该些判定图案与该些放电图案之间的距离不同；以及影像检测装置，检测该些判定图案的外观是否受到静电破坏。

该些静电检测单元排列成阵列且全面覆盖该软性基板。

该软性基板具有一元件区以及邻接该元件区的一周边区，该些静电检测单元排列在该周边区中且暴露出该元件区。

该介质包括空气、至少一绝缘层、至少一导体或前述至少两个的组合。

该设计阻抗是该放电图案的阻抗与该介质的阻抗的总和，且在各该静电检测单元中，该些放电图案的宽度相同，该些判定图案的宽度不同，且该些判定图案与该些放电图案之间的距离相同。

该设计阻抗是该判定图案的阻抗与该介质的阻抗的总和，且在各该静电检测单元中，该些放电图案以及该些判定图案的宽度相同，且该些判定图案与该些放电图案之间的距离不同。

该设计阻抗是该放电图案的阻抗、该判定图案的阻抗以及该介质的阻抗的总和，且在各该静电检测单元中，该些放电图案的宽度不同，该些判定图案的宽度不同，且该些判定图案与该些放电图案之间的距离不同。

各该静电检测单元还包括位于该第一导体与该第二导体之间的一第三导体，该第三导体具有多个导电图案，各该导电图案位于其中一放电路径上，且在各该放电路径中，该导电图案位于该放电图案与该判定图案之间，其中该导电图案、该放电图案以及该判定图案彼此分离。

该第三导体还包括多个第一连接部以及多个第二连接部，各该第一连接部以及各该第二连接部位于其中一放电路径上，且在各该放电路径中，该第一连接部连接该放电图案与该导电图案，该第二连接部连接该判定图案与该导电图案。

各该静电检测单元还包括位于该第一导体与该第二导体之间的一第三导体，该第三导体具有多个导电图案，各该导电图案位于其中一放电路径上，且在各该放电路径中，该导电图案位于该放电图案与该判定图案之间，其中该导电图案连接该放电图案与该判定图案。

本实用新型的优点在于，本实用新型的一种静电破坏检测系统，其包括上述的面板结构以及影像检测装置。影像检测装置检测判定图案的外观是否受到静电破坏。

为让本实用新型的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1A是本实用新型的第一实施例的一种面板结构的上视示意图；

图1B是沿图1A中剖线I-I’的第一种剖面示意图；

图2是图1A中静电检测单元的等效电路图；

图3A及图3B是本实用新型的第一实施例的其他种面板结构的剖面示意图；

图4是依照本实用新型的第一实施例的另一种面板结构的上视示意图；

图5A至图5E是图1A中感应电极的其他种接收端的上视示意图；

图6A至图6G是图1A中面板结构的其他种静电检测单元的上视示意图；

图7及图8分别是本实用新型的第二实施例及第三实施例的面板结构的上视示意图；

图9是本实用新型的第一实施例的一种静电破坏检测系统的示意图；

图10及图11分别是图9的静电破坏检测系统的检测方法的两种流程示意图。

符号说明

10：静电破坏检测系统

12、100、100A、100B、100C、200、300：面板结构

14：影像检测装置

110、110A：软性基板

120：静电检测结构

A1：元件区

A2：周边区

C1：第一导体

C2：第二导体

C3：第三导体

C11：感应电极

C12：放电图案

C21：接地电极

C22：判定图案

C31：导电图案

C32：第一连接部

C33：第二连接部

D：距离

E12、E22：端部

ESD：静电

IN：绝缘层

IN1：第一绝缘层

IN2：第二绝缘层

L：线段

LA：折线

L12、L22：长度

M：介质

P1、P2、P3、P4：放电路径

R、RA、RB、RC、RD：接收端

S1、S2、S3、S4、S5、S6、S7、S8：步骤

T：尖端

U、UA、UB、UC、UD、UE、UF、UG：静电检测单元

W12、W22：宽度

X：排列方向

Z_H1、Z_H2、Z_H3、Z_H4、Z_S1、Z_S2、Z_S3、Z_S4、Z_G1、Z_G2、Z_G3、Z_G4：阻抗

I-I’：剖线

具体实施方式

图1A是依照本实用新型的第一实施例的一种面板结构的上视示意图。图1B是沿图1A中剖线I-I’的第一种剖面示意图。图2是图1A中静电检测单元的等效电路图。

请参照图1A及图1B，面板结构100包括软性基板110以及静电检测结构120。静电检测结构120位于软性基板110上且包括多个静电检测单元U(图1A示意性标示出一个静电检测单元U)。静电检测单元U例如排列成阵列且覆盖软性基板110，但不以此为限。

各静电检测单元U包括第一导体C1以及第二导体C2。第一导体C1以及第二导体C2可设置在同一层上。举例而言，第一导体C1以及第二导体C2可共同设置在软性基板110的表面上，但不以此为限。

第一导体C1包括感应电极C11以及与感应电极C11电连接的多个放电图案C12。第二导体C2包括接地电极C21以及与接地电极C21电连接的多个判定图案C22。感应电极C11与放电图案C12可位于同一层上，且接地电极C21与判定图案C22也可位于同一层上，但不以此为限。举例而言，感应电极C11与放电图案C12(或接地电极C21与判定图案C22)可位于不同层上，且感应电极C11与放电图案C12(或接地电极C21与判定图案C22)可通过贯孔而电性相连。此外，沿判定图案C22的排列方向X排列的静电检测单元U的接地电极C21可连接在一起，但不以此为限。

放电图案C12与判定图案C22位于感应电极C11与接地电极C21之间，且放电图案C12与判定图案C22的数量相同，图1A绘示放电图案C12与判定图案C22的数量分别为4，但本实施例不以此为限。各判定图案C22对应其中一放电图案C12设置，以接收来自所述其中一放电图案C12的静电ESD。进一步而言，放电图案C12分别与其中一判定图案C22定义出放电路径，如图2所示的放电路径P1、P2、P3、P4。

在图2中，Z_H1、Z_H2、Z_H3、Z_H4分别是放电路径P1、放电路径P2、放电路径P3、放电路径P4中放电图案C12的阻抗；Z_S1、Z_S2、Z_S3、Z_S4分别是放电路径P1、放电路径P2、放电路径P3、放电路径P4中判定图案C22的阻抗；Z_G1、Z_G2、Z_G3、Z_G4分别是放电路径P1、放电路径P2、放电路径P3、放电路径P4中位于放电图案C12与判定图案C22之间的介质M的阻抗。介质M是位于放电图案C12以及判定图案C22之间传递静电ESD的媒介，其可包括空气、至少一绝缘层、至少一导体或前述至少两个的组合。在图1B中，介质M为空气，但不以此为限。

在各静电检测单元U中，各放电路径的设计阻抗与其余放电路径的各设计阻抗相同。所述设计阻抗是放电图案C12以及判定图案C22的其中至少一者的阻抗与介质M的阻抗的总和。依据不同的设计需求，设计阻抗可以是放电图案C12的阻抗与介质M的阻抗的总和、判定图案C22的阻抗与介质M的阻抗的总和或是放电图案C12的阻抗、判定图案C22的阻抗以及介质M的阻抗的总和。

图1A的静电检测结构120例如设计用以观察电荷破坏能力(电流大小)。设计阻抗定义为放电图案C12的阻抗与介质M的阻抗的总和。若以图2说明，则(Z_H1+Z_G1)＝(Z_H2+Z_G2)＝(Z_H3+Z_G3)＝(Z_H4+Z_G4)。在本实施例中，使各放电路径中设计阻抗(放电图案C12的阻抗与介质M的阻抗的总和)与其余放电路径中各设计阻抗相同的方法例如是使放电图案C12的宽度W12相同，且使判定图案C22与放电图案C12之间的距离D相同，但不以此为限。

通过上述设计，在各静电检测单元U中，传递至各判定图案C22的电流大小相同且机率相同。在该设计下，可通过调整各静电检测单元U中各判定图案C22的宽度W22，使判定图案C22具有不同的电荷耐受力，从而将静电ESD的强度数值化。举例而言，可使各静电检测单元U中判定图案C22的宽度W22沿判定图案C22的排列方向X递减，但不以此为限。宽度W22越窄，判定图案C22的电荷耐受力越低。在判定图案C22的电荷耐受力高于静电强度的情况下，判定图案C22维持其图案的完整性。另一方面，在判定图案C22的电荷耐受力低于静电强度的情况下，判定图案C22会被静电ESD击伤，而造成判定图案C22外观上的改变。如此，便可通过数值化分析推得静电ESD的强度范围。

依据不同的需求，面板结构100可进一步包括其他元件或膜层。此外，各元件及膜层的数量、图形及相对配置位置可依需求而改变。以下通过图3A至图5E说明图1A的面板结构100及其内元件的其他实施型态。图3A及图3B是依照本实用新型的第一实施例的其他种面板结构的剖面示意图。图4是依照本实用新型的第一实施例的另一种面板结构的上视示意图。图5A至图5E是图1A中感应电极的其他种接收端的上视示意图。

请参照图3A，面板结构100A相似于图1B的面板结构100，其中相同的元件以相同的标号表示，于此不再赘述。面板结构100A与面板结构100的主要差异如下所述。面板结构100A进一步包括绝缘层IN。绝缘层IN例如覆盖放电图案C12、接地电极C21以及判定图案C22，且暴露出感应电极C11。此外，绝缘层IN填补于放电图案C12与判定图案C22之间的间隙。在此架构下，放电图案C12上的静电经由放电图案C12与判定图案C22之间的绝缘层IN传递至判定图案C22，因此放电图案C12与判定图案C22之间的介质M为绝缘层IN，而绝缘层IN的阻抗即为介质M的阻抗。

请参照图3B，面板结构100B相似于图1B的面板结构100，其中相同的元件以相同的标号表示，于此不再赘述。面板结构100B与面板结构100的主要差异如下所述。在面板结构100B中，第一导体C1以及第二导体C2设置在不同层上。进一步而言，面板结构100B进一步包括第一绝缘层IN1以及第二绝缘层IN2。第一绝缘层IN1覆盖位于软性基板110上的接地电极C21以及判定图案C22。放电图案C12以及第二绝缘层IN2配置在第一绝缘层IN1上，且第二绝缘层IN2暴露出放电图案C12。感应电极C11配置在第二绝缘层IN2上且接触放电图案C12。在此架构下，放电图案C12上的静电经由放电图案C12与判定图案C22之间的第一绝缘层IN1传递至判定图案C22，因此放电图案C12与判定图案C22之间的介质M为第一绝缘层IN1，而第一绝缘层IN1的阻抗即为介质M的阻抗。

补充说明的是，图1B、图3A及图3B中各膜层间的相互堆叠关系也适用于下述的其他实施例，于下便不再赘述。

请参照图4，面板结构100C相似于图1A的面板结构100，其中相同的元件以相同的标号表示，于此不再赘述。面板结构100C与面板结构100的主要差异如下所述。在面板结构100C中，软性基板110A具有元件区A1以及邻接元件区A1的周边区A2。周边区A2位于元件区A1的至少一侧。图4绘示周边区A2环绕元件区A1的四侧，但不以此为限。依据不同的需求，元件区A1可设置多个元件，如主动元件，但不以此为限。静电检测单元U排列在周边区A2中且暴露出元件区A1，但不以此为限。在另一实施例中，元件区A1也可设置至少一个静电检测单元U。

请参照图1A、图5A至图5E，图1A中各感应电极C11具有接收端R。接收端R例如具有多个向外放射的尖端T，以吸引静电，但接收端R的实施型态不以此为限。如图5A所示，接收端RA可进一步具有多个线段L。各线段L与其中一尖端T连接。如图5B所示，接收端RB的形状也可为圆形。或者，如图5C所示，接收端RC可为圆形与多个尖端T的组合，且尖端T由圆形向外放射。或者，如图5D所示，接收端RD可为圆形与多个线段L的组合，且线段L由圆形向外放射。再者，如图5E所示，接收端RD可为圆形与多个折线LA的组合，且折线LA由圆形向外放射。

补充说明的是，图5A至图5E中各接收端的图形设计也适用于下述的其他实施例，于下便不再赘述。

图6A至图6G是图1A中面板结构的其他种静电检测单元的上视示意图。请参照图6A，静电检测单元UA相似于图1A的静电检测单元U，其中相同的元件以相同的标号表示，于此不再赘述。静电检测单元UA与静电检测单元U的主要差异如下所述。在静电检测单元U中，放电图案C12面向判定图案C22的端部E12以及判定图案C22面向放电图案C12的端部E22分别为平头，而在静电检测单元UA中，放电图案C12面向判定图案C22的端部E12以及判定图案C22面向放电图案C12的端部E22分别为尖头。

请参照图6B，静电检测单元UB相似于图6A的静电检测单元UA，其中相同的元件以相同的标号表示，于此不再赘述。静电检测单元UB与静电检测单元UA的主要差异如下所述。在静电检测单元UB中，判定图案C22面向放电图案C12的端部E22具有对应端部E12的凹入部。

请参照图6C，静电检测单元UC相似于图6B的静电检测单元UB，其中相同的元件以相同的标号表示，于此不再赘述。静电检测单元UC与静电检测单元UB的主要差异如下所述。在静电检测单元UC中，放电图案C12面向判定图案C22的端部E12具有半星形的突出部，而判定图案C22面向放电图案C12的端部E22具有与半星形的一突出尖端互补的凹入部。

请参照图6D，静电检测单元UD相似于图6B的静电检测单元UB，其中相同的元件以相同的标号表示，于此不再赘述。静电检测单元UD与静电检测单元UB的主要差异如下所述。在静电检测单元UD中，放电图案C12面向判定图案C22的端部E12为圆形凸面，而判定图案C22面向放电图案C12的端部E22具有与圆形凸面互补的圆形凹面。

请参照图6E，静电检测单元UE相似于图1A的静电检测单元U，其中相同的元件以相同的标号表示，于此不再赘述。静电检测单元UE与静电检测单元U的主要差异如下所述。静电检测单元UE还包括位于第一导体C1与第二导体C2之间的第三导体C3。第三导体C3具有多个导电图案C31。各导电图案C31位于其中一放电路径(放电路径P1、放电路径P2、放电路径P3、放电路径P4)上，且在各放电路径中，导电图案C31位于放电图案C12与判定图案C22之间，其中导电图案C31、放电图案C12以及判定图案C22彼此分离。在此架构下，若导电图案C31与放电图案C12之间以及导电图案C31与判定图案C22之间未填补图3A所示的绝缘层IN或图3B所示的第一绝缘层IN1，则放电图案C12与判定图案C22之间的介质M包括导电图案C31及空气。另一方面，若导电图案C31与放电图案C12之间以及导电图案C31与判定图案C22之间填补图3A所示的绝缘层IN(或图3B所示的第一绝缘层IN1)，则放电图案C12与判定图案C22之间的介质M包括导电图案C31及绝缘层IN(或第一绝缘层IN1)。

请参照图6F，静电检测单元UF相似于图6E的静电检测单元UE，其中相同的元件以相同的标号表示，于此不再赘述。静电检测单元UF与静电检测单元UE的主要差异如下所述。在静电检测单元UF中，第三导体C3还包括多个第一连接部C32以及多个第二连接部C33。各第一连接部C32以及各第二连接部C33位于其中一放电路径(放电路径P1、放电路径P2、放电路径P3、放电路径P4)上，且在各放电路径中，第一连接部C32连接放电图案C12与导电图案C31，第二连接部C33连接判定图案C22与导电图案C31。在此架构下，放电图案C12与判定图案C22之间的介质M包括导电图案C31、第一连接部C32以及第二连接部C33。

请参照图6G，静电检测单元UG相似于图6E的静电检测单元UE，其中相同的元件以相同的标号表示，于此不再赘述。静电检测单元UG与静电检测单元UE的主要差异如下所述。在静电检测单元UG中，导电图案C31连接放电图案C12与判定图案C22。在此架构下，放电图案C12与判定图案C22之间的介质M由导电图案C31所构成。

补充说明的是，图6A至图6G中静电检测单元的图形设计也适用于下述的其他实施例，于下便不再赘述。

图7及图8分别是依照本实用新型的第二实施例及第三实施例的面板结构的上视示意图。请参照图7，面板结构200相似于图1A的面板结构100，其中相同的元件以相同的标号表示，于此不再赘述。面板结构200与面板结构100的主要差异如下所述。

图7的静电检测结构120例如设计用以观察静电跨越能力(电位大小)。设计阻抗定义为判定图案C22的阻抗与介质M的阻抗的总和。若以图2说明，则(Z_S1+Z_G1)＝(Z_S2+Z_G2)＝(Z_S3+Z_G3)＝(Z_S4+Z_G4)。

在本实施例中，使各放电路径中设计阻抗(判定图案C22的阻抗与介质M的阻抗的总和)与其余放电路径中各设计阻抗相同的方法例如是在固定放电图案C12的宽度W12以及判定图案C22的宽度W22的架构下，改变判定图案C22与放电图案C12之间的距离D，其中改变判定图案C22与放电图案C12之间的距离D的方法例如是固定放电图案C12的长度L12，并改变判定图案C22的长度L22，但不以此为限。举例而言，可使放电图案C12的宽度W12以及判定图案C22的宽度W22相同，且各静电检测单元U中判定图案C22的长度L22沿判定图案C22的排列方向X递增，但不以此为限。

通过上述设计，在各静电检测单元U中，放电图案C12上的静电要横越介质M并击伤对应的判定图案C22的难度随着距离D的增加而增加。换句话说，距离D越大，放电图案C12上的静电要越高才能横越介质M并击伤对应的判定图案C22。因此，通过各静电检测单元U中判定图案C22与放电图案C12之间的距离D递增的设计，可将放电图案C12上累积的电位数值化，并可通过数值化分析推得静电ESD的强度范围。

请参照图8，面板结构300相似于图1A及图7的面板结构100、200，其中相同的元件以相同的标号表示，于此不再赘述。面板结构300与面板结构100、200的主要差异如下所述。

图8的静电检测结构120例如设计用以观察静电破坏的整体能力，如电荷破坏能力(电流大小)及静电跨越能力(电位大小)。设计阻抗定义为放电图案C12的阻抗、判定图案C22的阻抗与介质M的阻抗的总和。若以图2说明，则(Z_H1+Z_G1+Z_S1)＝(Z_H2+Z_G2+Z_S2)＝(Z_H3+Z_G3+Z_S3)＝(Z_H4+Z_G4+Z_S4)。

在本实施例中，使各放电路径中设计阻抗(放电图案C12的阻抗、判定图案C22的阻抗与介质M的阻抗的总和)与其余放电路径中各设计阻抗相同的方法例如是调变放电图案C12的宽度W12、判定图案C22的宽度W22以及判定图案C22与放电图案C12之间的距离D，其中改变判定图案C22与放电图案C12之间的距离D的方法例如是固定放电图案C12的长度L12，并改变判定图案C22的长度L22。举例而言，可使放电图案C12的宽度W12以及判定图案C22的宽度W22沿判定图案C22的排列方向X递减，且各静电检测单元U中判定图案C22的长度L22沿判定图案C22的排列方向X递增，但不以此为限。通过上述设计，可将放电图案C12上累积的静电数值化，并可通过数值化分析推得静电ESD的强度范围。

图9是依照本实用新型的第一实施例的一种静电破坏检测系统的示意图。图10及图11分别是图9的静电破坏检测系统的检测方法的两种流程示意图。请参照图9及图10，静电破坏检测系统10包括面板结构12以及影像检测装置14。面板结构12可采用上述任一实施例的面板结构。影像检测装置14检测判定图案C22的外观是否受到静电ESD破坏。

进一步而言，静电破坏的检测方法可包括以下步骤。首先，将面板结构12送进制作工艺监控机台(步骤S1)。面板结构12具有多个静电检测单元U。静电检测单元U例如布满整个面板结构12，但不以此为限。在另一实施例中，面板结构12也可采用图4的面板结构100C。将面板结构12送进制作工艺监控机台可模拟及监控在一般制造过程中，软性基板110的何处容易受到静电ESD的破坏，后续便可依据遭受静电ESD破坏的静电检测单元U的位置及其判定图案C22分析静电破坏源头及静电强度，并可接续监控、改善或控制静电破坏源头。

在将面板结构12送进制作工艺监控机台之后，可接续将面板结构12送进影像检测装置14(步骤S2)，如自动光学检查(Automated Optical Inspection,AOI)装置，以检测受到静电ESD破坏的判定图案C22的位置及情况。

接着根据判定图案C22受到静电ESD破坏的情况，判断静电是否大于临界设定值(步骤S3)，若未大于临界设定值，则使预设的连动机台正常运作(步骤S4)，若大于临界设定值，则停止预设的连动机台(步骤S5)。所述判断静电是否大于临界设定值可包括判断受损的电极的面积、形状、分布均匀性等物理性的形变形为是否大于临界设定值。或者，也可以静电检测单元U中特定的判定图案C22作为判定标准。举例而言，若设定放电路径P3中的判定图案C22受到静电ESD破坏代表静电大于临界设定值，则一旦放电路径P3或放电路径P4(参见图2)中的判定图案C22受到静电ESD破坏，便停止预设的连动机台(步骤S5)。另一方面，若是放电路径P1或放电路径P2(参见图2)中的判定图案C22受到静电ESD破坏，代表静电未大于临界设定值，因此可使预设的连动机台正常运作(步骤S4)。

请参照图11，图11的静电破坏的检测方法相似于图10的静电破坏的检测方法，两图的主要差异在于：在图11的静电破坏的检测方法中，在步骤S5之后，会接续传送机台状况至静电破坏检测系统(步骤S6)。接着，静电破坏检测系统判断是否状况解除(步骤S7)。若状况解除，则可使预设的连动机台正常运作(步骤S4)。若状况未解除，则持续停止预设的连动机台(步骤S8)。

综上所述，本实用新型的面板结构利用判定图案的宽度或判定图案与放电图案之间的距离的设计，将静电强度数值化。通过静电破坏检测系统检测各静电检测单元中外观受损的判定图案，即可分析静电强度。通过静电破坏检测系统进行数值化分析，便能够即时针对静电破坏源头进行改善及控制，从而有效地降低失效率。