线性传感器的制作方法

本实用新型涉及磁性传感器领域，特别是线性传感器。

背景技术：

磁性传感器广泛应用于新能源、智能交通、工业控制、智能家电以及智能电网等领域。常用的磁性传感器以霍尔元件或电感线圈为敏感元件，该类传感器由于其灵敏度和精度较低，需要设置额外的磁芯，而磁芯具有体积大、成本高以及磁滞的缺陷。

近年来，以高精度和高灵敏度的磁电阻元件（巨磁电阻元件或磁性隧道结元件）为敏感元件的线性传感器越来越成为主流，尤其磁性隧道结元件（MTJ，Magnetic Tunnel Junction）。

磁电阻元件是一种多层膜结构，包括纳米级厚度的薄膜自由层（Free Layer）、隔离层（Spacer）以及参考层（Reference Layer），参考层具有第一磁矩，且该磁矩不随外磁场变化。通常，自由层的磁矩平行于膜面，该类磁电阻元件被称为面内磁隧道结，但是该类磁电阻元件具有饱和场较小的缺陷，在外磁场H作用下很容易饱和，且其线性度不高，其典型的R-H（电阻-外磁场）曲线如图2所示。

技术实现要素：

本实用新型所要解决的技术问题是克服现有技术的不足而提供线性传感器，该线性传感器具有尺寸小、成本低、饱和场大、灵敏度高的优点。

本实用新型为解决上述技术问题采用以下技术方案：

根据本实用新型提出的线性传感器，包括至少一个磁电阻，所述磁电阻是由一个磁电阻元件或多个磁电阻元件并联和/或串联组成，所述磁电阻元件包括自由层、隔离层以及参考层，所述自由层和参考层分别位于隔离层的两侧，参考层的磁矩与所述参考层所在的平面平行，自由层的磁矩与所述参考层所在的平面不平行。

作为本实用新型所述的线性传感器进一步优化方案，自由层、隔离层以及参考层均为纳米级别厚度的薄膜。

作为本实用新型所述的线性传感器进一步优化方案，磁电阻的个数为两个，两个磁电阻构成一个半桥。

作为本实用新型所述的线性传感器进一步优化方案，磁电阻的个数为四个，四个磁电阻构成一个全桥。

作为本实用新型所述的线性传感器进一步优化方案，所述自由层的厚度为0.7 – 1.5纳米。

作为本实用新型所述的线性传感器进一步优化方案，所述自由层为CoFeB与Ta形成的复合层，CoFeB、Ru与Ta形成的复合层，或CoFeB、Ta、Ru与Ta形成的复合层。

作为本实用新型所述的线性传感器进一步优化方案，所述自由层为CoFe与Pt形成复合层，CoFe与Pd形成的复合层，Co与Pd形成的复合层，Co与Pt形成的复合层，CoFeB与Pt形成的复合层，或CoFeB与Pd 形成的复合层。

本实用新型采用以上技术方案与现有技术相比，具有以下技术效果：由于自由层的磁矩和参考层所在的平面不平行，其具有一定的垂直于膜面的各向异性能，因此其沿参考层所在平面方向（即该磁电阻元件的磁场敏感方向）的磁滞偏低，饱和场很小，因此采用该磁电阻元件的线性传感器具有低磁滞和低饱和场的优势。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是常规的磁电阻元件的结构示意图；

图2是常规的磁电阻元件的R-H曲线图；

图3是本实用新型实施例的磁电阻元件的结构示意图；

图4是本实用新型实施例的磁电阻元件的R-H曲线图；

图5是多个磁电阻元件的一种连接示意图；

图6是多个磁电阻元件的另一种连接示意图；

图7是单电阻型线性传感器的电连接图；

图8是半桥型线性传感器的电连接图；

图9是单电阻型及半桥型线性传感器的输出曲线图；

图10是全桥型线性传感器的电连接图；

图11是全桥型线性传感器的输出曲线图。

图中的附图标记解释为：30-磁电阻元件，311-自由层，312-隔离层，317-参考层，315-第一电极层，316-第二电极层，319-基底，42-自由层的磁矩，41-参考层的磁矩，313-被钉扎层，314-钉扎层，31-磁电阻元件，318-电极层，11-第一磁电阻，12-第二磁电阻，13-第三磁电阻，14-第四磁电阻，22-30均为端口。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

图1是常规的磁电阻元件30的结构示意图。如图所示，磁电阻元件30包括纳米级薄膜自由层311、隔离层312以及参考层317，位于第一电极层315、第二电极层316之间，且上述多层膜结构位于基底319上。自由层311可位于隔离层312上层也可以位于其下层，若自由层311位于隔离层312下层，则参考层317位于隔离层312的上层。自由层311可以是磁性层或SAF层（Synthetic Antiferromagnetic Layer，磁性层/隔离层/磁性层结构），自由层311的磁矩42随外磁场H变化（由于自由层311磁矩随外磁场变化，故图中未标示其具体方向）；隔离层312通常由非金属材料构成等；参考层317的磁矩41不随外磁场H变化，通常是由被钉扎层313和钉扎层314组成，其中，被钉扎层313可以是磁性层或SAF层，钉扎层314可以是反铁磁层。第一电极层315、第二电极层316由金属导体材料组成，实际应用中可通过第一电极层315、第二电极层316将多个磁电阻元件30串联或并联，或串并混合连接为一个磁电阻来使用。当自由层的磁矩42和参考层的磁矩41平行时，磁电阻元件30的电阻R最小，处于低阻态R_L；当自由层的磁矩42和参考层的磁矩41反平行时，磁电阻元件30的电阻R最大，处于高阻态R_H，其输出曲线如图2所示，图中黑色箭头表示参考层的磁矩41方向，白色箭头表示自由层的磁矩42方向。不难看出，磁电阻元件的磁场敏感方向和参考层的磁矩41的方向平行，即，平行于参考层317所在的平面方向。

常规的磁电阻元件30的输出曲线图如图2所示，可以得到，常规的磁电阻元件30具有饱和场H_S过小的缺陷；同时，由于自由层311本身具有一定的磁滞，会影响到测量的精度和测量的线性度。

为了克服上述缺陷，常规的方法是：（1）利用自由层的形状各项异性能提供一个平行于膜面，垂直于参考层的磁矩的偏置磁场，但是形状各项异性能提供的偏置磁场有限，并且限制了芯片的设计；（2）在磁电阻元件的自由层周围沉积一根电流线，通过电流提供一个平行于膜面，垂直于参考层的磁矩的偏置磁场，但是采用这种设计的磁电阻元件的功耗非常大；（3）利用反铁磁材料向提供自由层平行于膜面，垂直于参考层的磁矩的偏置磁场，但是采用这种设计的磁电阻元件的热稳定性很差。

为了克服上述技术缺陷，本实用新型提出了一种磁电阻元件31，其结构示意图如图3所示。如图所示，本实用新型提出的磁电阻元件31和现有技术的区别在于，其自由层311的磁矩42和膜面（即自由层311所在的平面）倾斜呈一定角度，具有一定的垂直各向异性能。由于自由层的磁矩42和膜面呈一定角度，因此其沿着参考层的磁矩41的方向，即，平行于膜面的方向不敏感，故其饱和场H_S较大，且其沿着平行于膜面的方向磁滞较低，因此这种磁电阻元件31克服了现有技术磁电阻元件30饱和场H_S小、磁滞高的缺陷。图4是本实用新型实施例的磁电阻元件的R-H曲线图。

为了实现自由层311的磁矩方向42和膜面倾斜为一定角度，可以采用以下方式：

由晶格作用产生倾斜于膜面的磁矩方向：

通过实验得到，当自由层311包括以下复合层结构时，其在隔离层312晶格的作用下产生与膜面倾斜的磁矩方向，自由层311的结构为：

CoFeB与Ta形成的复合层：CoFeB/Ta…；

或，CoFeB、Ru与Ta形成的复合层：CoFeB/ Ru/Ta …；

或，CoFeB、Ta、Ru与Ta形成的复合层：CoFeB/Ta/Ru/Ta…；

或，上述一种或多种复合层组成的多层复合层。

设置自由层311的厚度使自由层的磁矩42的方向与膜面倾斜：

发明人预先固定磁电阻元件的结构，通过改变自由层311的厚度，经过大量实验得到，当自由层311的厚度为0.7 – 1.5 纳米时，其磁矩方向与膜面倾斜为一定角度。发明人通过实验发现，当自由层311的厚度小于0.7纳米，大于1.5纳米时，其线性度大大降低至不可用。

自由层311的厚度和其磁矩42的倾斜程度相关，其倾斜程度和磁电阻元件31的线性度和灵敏度相关，因此可以根据实际需求，设置自由层311的厚度以调控磁电阻元件31的线性度和灵敏度。

利用特定材料（Pt或者Pd）作用下产生与膜面倾斜的磁矩方向：

通过实验得到，当自由层311为以下复合层结构时，在特定材料的作用下，会使其磁矩方向与膜面倾斜为一定角度，自由层311的结构包括：

CoFe与Pt形成复合层：CoFe/Pt…；

或，CoFe与Pd形成的复合层：CoFe/Pd…；

或，Co与Pd形成的复合层：Co/Pd…；

或，Co与Pt形成的复合层：Co/Pt…；

或，CoFeB与Pt形成的复合层：CoFeB/Pt…；

或，CoFeB与Pd 形成的复合层：CoFeB/Pd…；

或，上述一种或多种复合层组成的多层复合层。

通常在一片晶圆上制备磁电阻元件时，会有一致性（Uniformity）问题，同时，如果磁电阻元件的隔离层312为绝缘材料的话，磁电阻元件会有电子遂穿的隐患。为了解决上述问题，可以将多个磁电阻元件并联、串联或串并混联组成一个磁电阻使用。由于预先清楚一片晶圆的每个区域的一致性情况，因此可以在不同的区域选择不同个数的磁电阻元件串联和/或并联组成物理性质相同的磁电阻，同时也降低了电子遂穿几率。

图5是多个磁电阻元件31的一种连接示意图。如图所示，多个磁电阻元件31通过上电极层315和下电极层316电连接，其中319为基底。

图6是多个磁电阻元件的另一种连接示意图。如图所示，多个磁电阻元件31通过位于元件两侧的电极层318电连接，其中319为基底。

以下将对三种电路结构的线性传感器的实施例作详细说明。

实施例一：

图7是单电阻型线性传感器的电连接示意图。如图所示，第一磁电阻11通过两个端口29和30通入驱动电压，端口29和30既是输入端口，也是输出端口。当磁电阻11的阻值随外磁场H线性变化时，其两端电压也会随外场线性变化，固产生输出。

实施例二：

图8是半桥型线性传感器的电连接图。如图所示，第一磁电阻11和第二磁电阻12串联组成一个半桥，两个端口22和24之间通入驱动电压，25为一个输出端口，另一个输出端口可以是22也可以是24。由于磁电阻的阻值随外磁场H线性变化，可通过设置（例如可以使第一磁电阻和第二磁电阻的磁场敏感方向相反），使第一磁电阻11和第二磁电阻12的阻值发生相反的变化，一个磁电阻阻值增加的同时另一个磁电阻阻值减小，进而导致一个磁电阻两端电压的变化，该电压即为输出电压V_OUT； 还可以将第一磁电阻11和第二磁电阻12沿着外磁场H的梯度方向设置，从而使第一磁电阻11和第二磁电阻12在同一外磁场H的作用下阻值变化不同，从而输出一梯度电压；或者通过一些方式（例如在某个磁电阻上沉积一层磁屏蔽层，或在其附近设置强的永磁层或反铁磁层，使这个磁电阻在传感器的工作场范围内不敏感），降低两个磁电阻中其中一个的灵敏度，则另一个磁电阻两端的电压变化即为输出电压。实施例二的输出电压曲线图如图9所示。

实施例三：

图10是全桥型线性传感器的电连接图。如图所示，第一磁电阻11、第二磁电阻12、第三磁电阻13以及第四磁电阻14组成一个全桥，两个端口25和26之间通入驱动电压，27和28为输出端口。由于磁电阻的阻值随外磁场H线性变化，可通过设置（例如将相对位置的第一、第三磁电阻11、13的磁场敏感方向相同，第二、第四磁电阻12、14的磁场敏感方向相同；相邻位置的第一、第二磁电阻11、12的磁场敏感方向相反），使第一磁电阻11和第二磁电阻12的阻值发生相反的变化，同理，第三磁电阻13和第四磁电阻14的阻值也发生相反的变化，一个磁电阻阻值增加的同时另一个磁电阻阻值减小，同时，第一磁电阻11和第三磁电阻13的阻值变化相同，第二磁电阻12和第四磁电阻14的阻值变化相同，因此电桥的两个输出端口27和28之间产生输出电压V_OUT；或者将第一磁电阻11和第二磁电阻12沿着外磁场H的梯度方向设置于不同的位置，第三磁电阻13和第一磁电阻11位于外磁场H的梯度方向的同一位置，第四磁电阻14和第二磁电阻12位于外磁场H的梯度方向的同一位置，从而使第一磁电阻11和第二磁电阻12在同一外磁场H的作用下阻值变化不同，第一磁电阻11和第三磁电阻13在同一外磁场H的作用下阻值变化相同，第二磁电阻12和第四磁电阻14在同一外磁场H的作用下阻值变化相同，从而使端口27和28之间输出一梯度电压；或者通过一些方式（例如在某两个磁电阻上沉积一层磁屏蔽层，或在其附近设置强的永磁层或反铁磁层，使这两个磁电阻在传感器的工作场范围内不敏感），降低四个磁电阻中其中两个位于相对位置的磁电阻的灵敏度，而另两个磁电阻磁场敏感方向相同，则端口28和29之间电压变化即为输出电压。实施例二的输出电压曲线图如图11所示。

上述线性传感器中，磁电阻11、12、13、14为一个磁电阻元件31，或多个磁电阻元件31串联和/或并联组成。将多个磁性传感元件串联和/或并联的有益效果是可以通过预先设置磁性传感元件的个数来解决磁性传感元件在纳米加工或微加工中的一致性（Uniformity）问题，同时还可以降低磁性传感元件的电子遂穿几率，提高其静电防护能力。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。