集北斗/GPS/GLONASS三种导航系统于一体的板卡模件的制作方法

本发明涉及一种导航系统板卡模件，特别是一种集北斗/gps/glonass三种导航系统于一体的板卡模件。

背景技术：

gps自其问世以来，已充分显示了其在导航、定位领域中的霸主地位，许多领域由于gps的出现发生了革命性的变化。随后世界各国为了摆脱对gps的依赖也纷纷研制自主的定位导航系统，我国自主研制的北斗导航系统，俄罗斯的glonass导航系统就是其中的代表。

业已面世的各种卫星导航产品，大都是单gps导航或gps加北斗b1频段导航，应用glonass导航系统的产品极少。

随着北斗系统和glonass系统的组建日趋成熟，支持多系统的导航产品比起单一系统的导航产品其定位导航质量及稳定性具有明显的优势，是未来定位导航产品的发展趋势。

技术实现要素：

本发明的目的就是适应业界日益突显的高质量导航定位需求，提供一种设计合理，结构简单，可以灵活切换的集北斗/gps/glonass三种导航系统于一体的板卡模件。

为了达到上述目的，本发明采取的技术方案是：

集北斗/gps/glonass三种导航系统于一体的板卡模件，由功分单元1、射频通道单元2和基带处理单元3组成，其中：

所述功分单元1，又包括有j2射频输入接口11，u1功分电路12；其中j2用以接收来自多频段有源天线的卫星信号，u1将其按导航系统的频段分离输出各个频段的信号。

所述射频通道单元2，又包括有u2第一下变频处理电路21、u4第二下变频处理电路22，u5北斗收/发处理电路23，j3射频输出接口24；其中u2完成北斗二代b3频段以及北斗二代b1频段和gps的l1频段信号的下变频及放大处理，在本发明中由于北斗二代b1频段和gps的l1频段非常接近，这2个频段视为一个频段使用同一个硬件通道实现，u4完成glonass频段信号的下变频及放大处理，u5完成北斗s频段接收信号的下变频及放大处理以及北斗l频段发射信号的调制放大，北斗l频段发射信号通过j3射频输出接口24发送到外部功放。

所述基带处理单元3，又包括有u3基带处理电路31以及j1数据电源接口32；u3基带处理电路为本发明的核心组件，它接收来自射频通道单元2的各导航系统的中频信号，完成ad转换以及后续的数字运算处理；u3基带处理电路31通过j1数据电源接口32实现与主机的交互通信。

本发明的基本发明思想包括两个方面：电路设计、pcb设计。

电路设计又包括：功分电路、射频处理电路、基带处理电路。

1.功分电路设计：为简化接口、缩小产品体积，所有的射频输入信号都通过j2射频输入接口11进入模块中，然后通过一个一分四的功分器以及随后的带通滤波处理得到4个频段的信号，这4个频段分别为斗二代b3频段、北斗二代b1频段和gps的l1频段复用频段、glonass频段、北斗s频段。u1功分电路12选用wp4n+。

2.射频处理电路设计：u2第一下变频处理电路21、u4第二下变频处理电路22均采用xn112芯片，此芯片可满足北斗二b3、b1频段、gpsl1频段、glonass频段的频率变换处理，将上g赫兹的射频信号搬移到十几兆赫兹的中频信号，并将信号放大到峰峰值1v左右。u5北斗收/发处理电路选用xn108芯片，该芯片为北斗专用收发处理芯片，可实现北斗s频段接收信号的下变频及放大以及北斗l频段发射信号的bpsk调制并输出5dbm的发射信号。

3.基带处理电路设计：u3基带处理电路31选用芯片uc7450，它接收来自射频通道单元2的各导航系统的中频信号，完成ad转换，数据解调，提取卫星伪距及电文信息，通过伪距和电文信息进行解算获得位置速度时间等信息，u3基带处理电路根据协议控制u5北斗收/发处理电路23产生定位和通信申请所需的射频信号，接收u5北斗收/发处理电路23接收到的北斗一代中频信号，解算出系统返回的定位结果和通信内容；u3基带处理电路31通过j1数据电源接口32实现与主机的交互通信，共有3组串口，均支持通用北斗协议和nmea协议语句，串口二可以使用自定义语句进行调试查找问题，串口三可以用于对基带程序固件进行数据升级。

4.pcb设计

本发明的显著特点是分层、分区、隔离、抗干扰、方便调试及维修。考虑信号频率、功率、各电源走线上的电流大小、散热等因素，周密、合理、巧妙进行pcb设计，本发明pcb印制板布局示意图见图2；

pcb采用6层印制板，元器件、部件布局合理，走线巧妙避开干扰，在完成信号走线的同时预留了测试点和问题排查用的隔离阻容器件，充分考虑了调试、维修的需求。

在整体设计上本发明仅以单模件形式对外连接，只有3个接口—数据电源接口j1、射频输入口j2、射频输出接j3；结构简单、电磁干扰小，具有良好的互换性和可靠性。

总之，本发明具有体积小、功能全、接口简单、互换性好，可靠性高等特点。

附图说明

图1为本发明整体电原理图，

图2为本发明pcb布局示意图，

图中符号说明：

1是功分单元；

2是射频通道单元；

3是基带处理单元；

11是j2射频输入接口；

12是u1功分电路；

21是u2下变频处理电路；

22是u4下变频处理电路；

23是u5北斗收/发处理电路；

24是j3射频输出接口；

31是u3基带处理电路；

32是j1数据电源接口。

具体实施方式

请参阅图1和图2所示，为本发明具体实施例。

结合图1和图2可见：本发明由功分单元1、射频通道单元2和基带处理单元3相结合构成一个整体。

所述功分单元1，又包括有j2射频输入接口11，u1功分电路12；且：

所述j2射频输入接口11与u1功分电路12的第2脚相连接；

所述u1功分电路12的第4脚、第6脚依次分别与u2下变频处理电路21的第5脚、第13脚相连接，所述u1功分电路12的第10脚与u4下变频处理电路22的第13脚相连接，所述u1功分电路12的第12脚与u5北斗收/发处理电路23的第44脚相连接；

所述射频通道单元2，又包括有u2第一下变频处理电路21、u4、第二下变频处理电路22，u5北斗收/发处理电路23，j3射频输出接口24；且：

所述u2下变频处理电路21的第37脚、第24脚依次分别与u3基带处理电路31的v6脚、y1脚相连接；

所述u4下变频处理电路22的第24脚与u3基带处理电路31的y3脚相连接；

所述u5北斗收/发处理电路23的第9脚、第20脚依次分别与u3基带处理电路31的y10脚、j20脚相连接,所述u5北斗收/发处理电路23的第13脚与j3射频输出接口24相连接；

所述基带处理单元3，又包括有u3基带处理电路31以及j1数据电源接口32；且

所述u3基带处理电路31的k5脚、g2脚依次分别与j1数据电源接口32的第25脚、第27脚相连接，所述u3基带处理电路31的a15脚、b15脚依次分别与j1数据电源接口32的第11脚、第13脚相连接，所述u3基带处理电路31的b14脚、c14脚依次分别与j1数据电源接口32的第3脚、第5脚相连接。

值得说明的是，本发明主要器件型号依次为u2第一下变频处理电路21、u4第二下变频处理电路22均采用xn112芯片；u5北斗收/发处理电路选用xn108芯片；u3基带处理电路31选用uc7450芯片；其余为工业级元器件和精加工的结构件。

以上实施例，仅为本发明的较佳施例，用以说明本发明的技术特征和可实施性；同时以上的描述，对于熟知本技术领域的专业人士应可明了并加以实施，因此其他在未脱离本发明所揭示的前提下所完成的等效的改变或修饰，均应包含在本发明的权利要求范围之内。