用于感测由功率门控电路所提供的分布式负载电流的设备和方法与流程

本申请要求享有2016年11月22日在美国专利和商标局提交的非临时申请序列号15/358,494的优先权和权益，在此通过全文引用的方式将其并入本文。

本公开的方面总体涉及负载电流感测，并且特别地涉及用于感测由功率门控电路所提供分布式负载电流的设备和方法。

背景技术：

集成电路(ic)通常包括选择性地施加功率至ic的一个或多个内核的功率门控电路。通常这些内核(诸如中央处理单元(cpu)内核、图形处理单元(gpu)内核、调制解调内核等)要求大量功率以进行操作。在一些情形中，这种功耗可能失去控制，例如变得太大而可能引起对ic的损伤或者可能引起ic故障。

为了防止对ic的损伤或者ic故障，ic通常包括用以感测提供至一个或多个内核的负载电流的电流感测电路，以及包括用以当所感测的负载电流超过阈值、ic的温度超过阈值时、和/或基于其他条件而执行一个或多个限定的操作的控制器。例如，该一个或多个限定的操作可以包括降低时钟频率以便较少电流被提供至一个或多个内核。

技术实现要素：

以下呈现了一个或多个实施例的简化概要以便于提供这些实施例的基本理解。该概要并非所有预期实施例的广泛概述，并且旨在既未标识所有实施例的必要或关键要素也未描绘任何或所有实施例的范围。其目的仅在于以简化形式呈现一个或多个实施例的一些概念作为对于稍后所呈现的更详细描述的前序。

本公开的方面涉及一种设备，该设备包括：第一电路；第二电路；功率门控电路，被配置为生成流过第一电路的第一负载电流和流过第二电路的第二负载电流；电流传感器，被配置为生成与第一负载电流和第二负载电流相关的第一信号，其中电流传感器包括第一环形振荡器，该第一环形振荡器包括：一个或多个反相器的第一集合，被耦合至在功率门控电路与第一电路之间的第一节点；以及一个或多个反相器的第二集合，被耦合至在功率门控电路与第二电路之间的第二节点。

本公开的另一方面涉及一种方法，该方法包括：生成流过第一电路和功率门控电路的第一负载电流；生成流过第二电路和功率门控电路的第二负载电流；生成与第一负载电流和第二负载电流相关的第一信号，其中生成第一信号包括：将第一电路与功率门控电路之间的第一节点处的第一电压施加至第一环形振荡器的一个或多个反相器的第一集合；以及将第二电路与功率门控电路之间的第二节点处的第二电压施加至第一环形振荡器的一个或多个反相器的第二集合。

本公开的另一方面涉及一种设备，该设备包括用于生成流过第一电路的第一负载电流的装置；用于生成流过第二电路的第二负载电流的装置；用于生成与第一负载电流和第二负载电流相关的第一信号的装置，其中生成第一信号包括：将第一电路与用于生成第一负载电流的装置之间的第一节点处的第一电压施加至用于生成第二信号的装置的一个或多个反相器的第一集合的装置；以及用于将第二电路与用于生成第二负载电流的装置之间的第二节点处的第二电压施加至用于生成第二信号的装置的一个或多个反相器的第二集合的装置。

为了实现前述和相关目的，一个或多个实施例包括以下全面描述并在权利要求中特别地指出的特征。以下说明书和附图详细阐述了一个或多个实施例的某些说明性方面。然而，这些方面指示了其中可以采用各个实施例的原理的各种方式的少数几个，并且描述的实施例旨在包括所有这些方面和它们的等同形式。

附图说明

图1示出了根据本公开的方面的用于感测并控制由功率门控电路所提供的分布式负载电流的示例性设备的框图。

图2示出了根据本公开的另一方面的用于感测由功率门控电路所提供的分布式负载电流的另一示例性设备的框图。

图3示出了根据本公开的另一方面的用于感测由功率门控电路所提供的分布式负载电流的另一示例性设备的框图。

图4示出了根据本公开的另一方面的用于感测由功率门控电路所提供的分布式负载电流的另一示例性设备的框图。

图5示出了根据本公开的另一方面的用于感测由功率门控电路所提供的分布式负载电流的另一示例性设备的框图。

图6示出了根据本公开的另一方面的用于感测由功率门控电路所提供的分布式负载电流的另一示例性设备的框图。

图7示出了根据本公开的另一方面的示例性电流传感器的框图。

图8示出了根据本公开的另一方面的用于感测分布式负载电流的示例性方法的流程图。

具体实施方式

结合附图在以下所阐述的详细说明旨在作为各种配置的说明且并非旨在表示其中可以实践本文所述构思的唯一配置。详细说明包括具体细节，以用于提供各种构思的全面理解。然而，对于本领域技术人员显而易见的是，可以不采用这些具体细节而实践这些构思。在一些情形中，以框图形式示出广泛已知的结构和部件以便于避免模糊这些构思。

图1图示了根据本公开的方面的用于感测并控制由一个或多个相应功率门控电路所提供的一个或多个负载电流的示例性设备100的框图。设备100可以用在集成电路(ic)中，以用于感测提供至一个或多个内核的一个或多个负载电流。

特别地，设备100包括n个功率门控电路110-1至110-n，其中n可以是一(1)或更多。功率门控电路110-1至110-n可以分别与内核(通常是电路)120-1至120-n串联耦合在上电压轨vdd1至vddn与下电压轨vss(例如接地)之间。功率门控电路110-1至110-n被配置为分别接收用于控制提供至内核120-1至120-n的负载电流il1至iln的控制信号cs1至csn。

设备100进一步包括分别耦合至功率门控电路110-1至110-n的电流传感器130-1至130-n。电流传感器130-1至130-n被配置为分别生成指示提供至内核120-1至120-n的负载电流il1至iln的数字信号d1至dn。电流传感器130-1至130-n被配置为分别基于由功率门控电路110-1至110-n所生成的电压差值δv1至δvn而生成数字信号d1至dn。相应地，电压差值δv1至δvn分别与提供至内核120-1至120-n的负载电流il1至iln相关。

设备100进一步包括用于控制功率门控电路110-1至110-n的操作的控制器140。例如，控制器140可以被配置为控制功率门控电路110-1至110-n中的任一个功率门控电路以减小或基本上消除提供至任何对应内核120-1至120-n的任何对应负载电流il1至iln。

更具体地，控制器140被配置为从电流传感器130-1至130-n接收数字信号d1至dn。控制器140进一步被配置为分别生成用于功率门控电路110-1至110-n的控制信号cs1至csn。可选地，控制器140可以被配置为接收一个或多个条件，诸如指示与设备100相关联的一个或多个所感测温度的一个或多个信号和/或控制器140可以在控制功率门控电路110-1至110-n的操作中对其做出响应的其他一个或多个信号。

在工作中，如果控制器140感测到数字信号d1至dn的任何一个或多个数字信号超过任何一个或多个电流阈值，这可以导致提供至对应内核120-1至120-n的任何一个或多个有害的负载电流il1至iln，控制器140生成控制信号cs1至csn以减小或基本上消除对应的一个或多个有害负载电流il1至iln。备选地或附加地，如果控制器140感测到在负载电流il1至iln中的任何一个负载电流被维持的情况下任何一个或多个条件将导致设备100的损伤或故障，，则控制器140生成控制信号cs1至csn以减小或基本上消除对应的一个或多个负载电流il1至iln，其否则将产生设备100的损伤或故障。

图2图示了根据本公开另一方面的用于感测由功率门控电路所提供分布式负载电流的另一示例性设备200的框图。设备200可以是先前所讨论的设备100的一部分的示例性更详细实施方式。例如，设备200可以包括第j个功率门控电路、第j个电流传感器、以及设备100的第j个内核，其中j可以是在1至n之间的任何整数。

更具体地，设备200包括功率门控电路210-j、电流传感器230-j、以及内核220-j。内核220-j继而包括子内核(通常是电路)222-j1至222-jm，其中m可以是二(2)或更多。功率门控电路210-j与相应的子内核222-j1至222-jm串联耦合在上电压轨vddj和下电压轨vss之间。功率门控电路210-j被配置为分别响应于控制信号csj而控制分配至子内核222-j1和222-jm的负载电流ilj1至iljm。

电流传感器230-j被配置为分别生成指示分配至子内核222-j1至222-jm的负载电流ilj1至iljm的组合(例如平均或总和)的数字信号dj。电流传感器230-j被配置为基于由功率门控电路210-j所生成的电压差值δvj1至δvjm的集合而生成数字信号dj。相应地，电压差值δvj1至δvjm分别与提供至子内核222-j1至222-jm的负载电流ilj1至iljm相关。因此，数字信号dj与负载电流ilj1至iljm的组合相关。

如在设备100中，数字信号dj可以分别提供至用于生成控制信号csj的控制器，控制信号csj用于控制提供至子内核222-j1至222-jm的负载电流ilj1至iljm。如所讨论的，控制器可以生成控制信号csj以防止子内核222-j1和222-jm的损伤或故障。作为示例，控制器可以生成控制信号csj以共同地减小或基本上消除提供至子内核222-j1至222-jm的负载电流ilj1至iljm。

图3图示了根据本公开另一方面的用于感测功率门控电路的分布式负载电流的另一示例性设备300的框图。设备300可以是先前所讨论的设备200的示例性详细实施方式。特别地，设备300包括功率门控电路310-j、具有电压传感器332-j和334-j以及减法器336-j的电流传感器、以及具有子内核322-j1、322-j2至322-jm的集合的内核322-j。

功率门控电路310-j包括相互并联耦合的一个或多个本体头部晶体管(bulkheadtransistors)mj11至mj1p的第一集合。一个或多个本体头部晶体管mj11至mj1p的第一集合与子内核322-j1串联耦合在上电压轨vddj和下电压轨vss之间。本体头部晶体管mj11至mj1p中的每个晶体管可以被配置作为p沟道金属氧化物半导体(pmos)场效应晶体管(fet)。本体头部晶体管mj11至mj1p的控制端子(例如栅极)被配置为接收控制电压vj(控制信号csj的示例)。

类似地，功率门控电路310-j进一步包括相互并联耦合的一个或多个本体头部晶体管mj21至mj2q的第二集合。一个或多个本体头部晶体管mj21至mj2q的第二集合与子内核322-j2串联耦合在上电压轨vddj和下电压轨vss之间。本体头部晶体管mj21至mj2q中的每个晶体管可以被配置作为pmosfet。本体头部晶体管mj21至mj2q的控制端子(例如栅极)被配置为接收控制电压vj。第二集合中的本体头部晶体管mj21至mj2q的数目q可以与第一集合中的晶体管mj11至mj1p的数目p相同或不同。

以类似方式，功率门控电路310-j进一步包括相互并联耦合的一个或多个本体头部晶体管mjm1至mjmr的第m集合。一个或多个本体头部晶体管mjm1至mjmr的第m集合与子内核322-jm串联耦合在上电压轨vddj和下电压轨vss之间。本体头部晶体管mjm1至mjmr中的每个晶体管可以被配置作为pmosfet。本体头部晶体管mjm1至mjmr的控制端子(例如栅极)被配置为接收控制电压vj。第m集合中的本体头部晶体管mjm1至mjmr的数目r可以与第一集合中的晶体管mj11至mj1p的数目p和/或第二集合中的晶体管mj21至mj2q的数目q相同或不同。

如所讨论的，电流传感器包括电压传感器332-j和334-j以及减法器336-j。电压传感器332-j继而包括环形振荡器333-j，环形振荡器333-j具有奇数个反相器ij11至ij1m的级联集合。最后一个反相器ij1m的输出经由反馈路径耦合至第一个反相器ij11的输入。反相器ij11至ij1m各自耦合在上电压轨vddj和下电压轨vss之间。

电压传感器332-j进一步包括第一频率至代码转换器ftc-1，第一频率至代码转换器ftc-1被配置为生成与由环形振荡器333-j所生成的信号的频率相关的第一数字信号code_1。由环形振荡器333-j所生成信号的频率是在轨电压vddj和vss之间的电压差值的函数。因此，第一数字信号code_1指示了电压差值(vddj-vss)。在该示例中，第一频率至代码转换器ftc-1耦合至环形振荡器333-j的反馈路径；但是如本文进一步所示例的，可以耦合至环形振荡器333-j的多个节点。

类似地，电压传感器334-j包括环形振荡器335-j，环形振荡器335-j具有奇数个反相器ij21至ij2m的级联集合。最后一个反相器ij2m的输出经由反馈路径耦合至第一个反相器ij21的输入。反相器ij21至ij2m分别耦合在晶体管mj11至mj1p的第一集合至晶体管mjm1至mjmr的第m集合的下端子(例如漏极)与下电压轨之间。

电压传感器334-j进一步包括第二频率至代码转换器ftc-2，第二频率至代码转换器ftc-2被配置为生成指示由环形振荡器335-j所生成信号的频率的第二数字信号code_2。由环形振荡器335-j所生成信号的频率是本体头部晶体管的第一至第m集合的下端子(例如漏极)电压vd1至vdm与下轨电压vss之间的电压差值的组合(例如平均)的函数。因此，第二数字信号code_2指示电压差值(vd1-vss)至(vdm-vss)的组合(例如平均)。在该示例中，第二频率至代码转换器ftc-2耦合至环形振荡器335-j的反馈路径；但是如本文进一步示例的，可以耦合至环形振荡器335-j的多个节点。

如所讨论的，电流传感器进一步包括减法器336-j。减法器336-j被配置为生成与第一数字信号code_1和第二数字信号code_2之间的差值相关的数字信号dj(例如dj～code_1-code_2)。数字信号dj可以分别与由功率门控电路310-j分配至子内核322-j1至322-jm的负载电流ilj1至iljm的组合(例如平均或总和)相关。

作为示例，第一数字信号code_1与(vddj-vss)相关。第二数字信号code_2与平均{vd1至vdm}-vss相关。数字信号dj与code_1-code_2相关。由此，数字信号dj与(vddj-vss)-(平均{vd1至vdm}–vss)相关。因此，数字信号dj与vddj-平均{vd1至vdm}相关。因为项vddj-平均{vd1至vdm}是本体头部晶体管的第一至第m集合两端的平均电压降，该项与分别提供至子内核322-j1至322-jm的负载电流ilj1至iljm的平均相关。

因此，控制器可以使用数字信号dj以控制提供至子内核322-j1至322-jm的负载电流ilj1至iljm。

图4图示了根据本公开的另一方面的用于感测由功率门控电路所提供的分布式负载电流的另一示例性设备400的框图。设备400可以是先前所讨论的设备300的示例性的、更详细实施方式。特别地，设备400包括功率门控电路410-j、具有电压传感器432-j和434-j以及减法器436-j的电流传感器、以及具有子内核422-j1、422-j2至422-jm的内核422-j。

在该示例中，功率门控电路410-j包括本体头部晶体管mj1至mjm的集合。第一本体头部晶体管mj1与子内核422-j1串联耦合在上电压轨vddj和下电压轨vss之间。第二本体头部晶体管mj2与子内核422-j2串联耦合在上电压轨vddj和下电压轨vss之间。类似地，第m个本体头部晶体管mjm与子内核422-jm串联耦合在上电压轨vddj与下电压轨vss之间。本体头部晶体管mj1至mjm的每个晶体管可以被配置作为pmosfet。本体头部晶体管mj1至mjm的控制端子(例如栅极)被配置为接收控制电压vj(控制信号csj的示例)。

如所讨论的，电流传感器包括电压传感器432-j和434-j、以及减法器436-j。电压传感器432-j继而包括环形振荡器433-j，环形振荡器433-j具有奇数个反相器ij11至ij1m的级联集合。反相器中的每个反相器包括与n沟道金属氧化物半导体(nmos)fet串联耦合在上电压轨vddj和下电压轨vss之间的pmosfet。pmos和nmosfet的栅极耦合在一起以形成对应的反相器的输入。pmos和nmosfet的漏极耦合在一起以形成对应的反相器的输出。

例如，反相器ij11包括pmosmp11和nmosmn11；反相器ij12包括pmosmp12和nmosmn12；以及反相器ij1m包括pmosmp1m和nmosmn1m。最后一个反相器ij1m的输出(pmosmp1m和nmosmn1m的漏极)经由反馈路径耦合至第一反相器ij11的输出(pmosmp11和nmosmn11的栅极)。

电压传感器432-j进一步包括第一频率至代码转换器ftc-1，第一频率至代码转换器ftc-1被配置为生成指示由环形振荡器433-j所产生信号的频率的第一数字信号code_1。由环形振荡器433-j所生成信号的频率是轨电压vddj和vss之间电压差值的函数。因此，第一数字信号code_1指示了电压差值(vddj-vss)。在该示例中，第一频率至代码转换器ftc-1耦合至环形振荡器433-j的反馈路径；但是如本文进一步所示例的，可以耦合至环形振荡器433-j的多个节点。

类似地，电压传感器434-j包括环形振荡器435-j，环形振荡器435-j包括奇数个反相器ij21至ij2m的级联集合。反相器中的每个反相器包括与nmosfet串联耦合在本体头部晶体管mj1至mjm的相应下端子(例如漏极)与下电压轨vss之间的pmosfet。pmos和nmosfet的栅极耦合在一起以形成对应的反相器的输入。pmos和nmosfet的漏极耦合在一起以形成对应的反相器的输出。

例如，反相器ij21包括pmosmp21和nmosmn21；反相器ij22包括pmosmp22和nmosmn22；以及反相器ij2m包括pmosmp2m和nmosmn2m。最后一个反相器ij2m的输出(pmosmp2m和nmosmn2m的漏极)经由反馈路径耦合至第一个反相器ij11的输出(pmosmp21和nmosmn21的栅极)。

电压传感器434-j进一步包括第二频率至代码转换器ftc-2，第二频率至代码转换器ftc-2被配置为生成指示由环形振荡器435-j所生成信号的频率的第二数字信号code_2。由环形振荡器435-j所生成信号的频率是在相应本体头部晶体管mj1至mjm的低端子(例如漏极)电压vd1和vdm与低轨电压vss之间的电压差值的组合(例如平均)的函数。因此，第二数字信号code_2指示了电压差值(vd1-vss)至(vdm-vss)的组合(例如平均)。在该示例中，第二频率至代码转换器ftc-2耦合至环形振荡器435-j的反馈路径；但是如本文进一步所示例的，可以耦合至环形晶体管435-j的多个节点。

如所讨论的，电流传感器进一步包括减法器436-j。减法器436-j被配置为生成与第一数字信号code_1和第二数字信号code_2之间差值相关的数字信号dj(例如dj～code_1-code_2)。数字信号dj可以分别与由功率门控电路410-j分配至子内核422-j1至422-jm的负载电流ilj1至iljm的组合(例如平均或总和)相关。

作为示例，第一数字信号code_1与(vddj-vss)相关。第二数字信号code_2与平均{vd1tovdm}-vss相关。数字信号dj与code_1-code_2相关。由此，数字信号dj与(vddj-vss)-(平均{vd1至vdm}-vss)相关。因此，数字信号dj与vddj-平均{vd1至vdm}相关。因为项vddj-平均{vd1至vdm}是本体头部晶体管mj1至mjm两端的平均电压降，该项分别与提供至子内核422-j1和422-jm的负载电流的负载电流ilj1至iljm的平均或总和相关。

因此，控制器可以使用数字信号dj来控制提供至子内核422-j1至422-jm的负载电流ilj1至iljm。

图5图示了根据本公开另一方面的用于感测功率门控电路的分布式负载电流的另一示例性设备500的框图。设备500是先前所讨论的设备200的变型。特别地，设备500包括在内核与下电压轨vss之间(而不是如设备200中在上电压轨与内核之间)的功率门控电路。

更具体地，设备500包括功率门控电路510-j、电流传感器530-j、以及内核520-j。内核520-j继而包括子内核(通常是电路)522-j1至522-jm，其中m可以是二(2)或更多。子内核522-j1至522-jm分别与功率门控电路510-j串联耦合在上电压轨vddj与下电压轨vss之间。功率门控电路510-j被配置为分别响应于控制信号csj而控制流至子内核522-j1至522-jm的负载电流ilj1至iljm。

电流传感器530-j被配置为生成指示分别流至子内核522-j1至522-jm的负载电流ilj1至iljm的组合(例如平均或求和)的数字信号dj。电流传感器530-j被配置为基于由功率门控电路510-j所生成的电压差值δvj1至δvjm的集合而生成数字信号dj。因此，电压差值δvj1至δvjm分别与流至子内核522-j1至522-jm的负载电流ilj1至iljm相关。因此，数字信号dj与负载电流ilj1至iljm的组合相关。

图6图示了根据本公开的另一方面的用于感测由功率门控电路所提供的分布式负载电流的另一示例性设备600的框图。设备600可以是先前所讨论的设备500的示例性详细实施方式。特别地，设备600包括功率门控电路610-j、具有电压传感器632-j和634-j以及减法器636-j的电流传感器、以及具有子内核622-j1、622-j2至622-jm的集合的内核622-j。

功率门控电路610-j包括相互并联耦合的一个或多个本体脚部晶体管(bulkfootertransistors)mj11至mj1p。子内核622-j1与一个或多个本体脚部晶体管mj11至mj1p的第一集合串联耦合在上电压轨vddj与下电压轨vss之间。本体脚部晶体管mj11至mj1p的每个晶体管可以被配置作为nmosfet。本体脚部晶体管mj11至mj1p的控制端子(例如栅极)被配置为接收控制电压vj(控制信号csj的示例)。

类似地，功率门控电路610-j进一步包括相互并联耦合的一个或多个本体脚部晶体管mj21至mj2q的第二集合。子内核622-j2与一个或多个本体脚部晶体管mj21至mj2q的第二集合串联耦合在上电压轨vddj与下电压轨vss之间。本体脚部晶体管mj21至mj2q的每个晶体管可以被配置作为nmosfet。本体脚部晶体管mj21至mj2q的控制端子(例如栅极)被配置为接收控制电压vj。第二集合中的本体脚部晶体管mj21至mj2q的数目q可以与第一集合中的晶体管mj11至mj1p的数目p相同或不同。

以类似方式，功率门控电路610-j进一步包括相互并联耦合的一个或多个本体脚部晶体管mjm1至mjmr的第m集合。子内核622-jm与一个或多个本体脚部晶体管mjm1至mjmr的第m集合串联耦合在上电压轨vddj与下电压轨vss之间。本体脚部晶体管mjm1至mjmr的每个晶体管可以被配置作为nmosfet。本体脚部晶体管mjm1至mjmr的控制端子(例如栅极)被配置为接收控制电压vj。第m集合中的本体脚部晶体管mjm1至mjmr的数目r可以与第一集合中的晶体管mj11至mj1p的数目p和/或第二集合中的晶体管mj21至mj2q的数目q相同或不同。

如所讨论的，电流传感器包括电压传感器632-j和634-j、以及减法器636-j。电压传感器632-j包括环形振荡器633-j，环形振荡器633-j具有奇数个反相器ij11至ij1m的级联集合。最后一个反相器ij1m的输出经由反馈路径耦合至第一个反相器ij11的输入。反相器ij11至ij1m分别耦合在上电压轨vddj与晶体管mj11至mj1p的第一集合至晶体管mjm1至mjmr的第m集合的上端子(例如漏极)之间。

电压传感器632-j进一步包括第一频率至代码转换器ftc-1，第一频率至代码转换器ftc-1被配置为生成指示由环形振荡器633-j所生成信号的频率的第一数字信号code_1。由环形振荡器633-j所生成信号的频率是上轨电压vddj与本体脚部晶体管的第一至第m集合的上端子(例如漏极)电压vd1和vdm之间的电压差值的组合(例如平均)的函数。因此，第一数字信号code_1指示了电压差值(vddj-vd1)至(vddj-vdm)的组合(例如平均)。在该示例中，第一频率至代码转换器ftc-1耦合至环形振荡器633-j的反馈路径；但是如本文进一步所示例的，可以耦合至环形振荡器633-j的多个节点。

电压传感器634-j包括环形振荡器635-j，环形振荡器635-j具有奇数个反相器ij21至ij2m的级联集合。最后一个反相器ij2m的输出经由反馈路径耦合至第一个反相器ij21的输入。反相器ij21至ij2m各自耦合在上电压轨vddj与低电压vss之间。

电压传感器634-j进一步包括第二频率至代码转换器ftc-2，第二频率至代码转换器ftc-2被配置为生成指示由环形振荡器635-j所生成信号的频率的第二数字信号code_2。由环形振荡器635-j所生成信号的频率是轨电压vddj和vss之间电压差值的函数。因此，第二数字信号code_2指示了电压差值(vddj-vss)。在该示例中，第二频率至代码转换器ftc-2耦合至环形振荡器635-j的反馈路径；但是如本文进一步所示例的，可以耦合至环形振荡器635-j的多个节点。

如所讨论的，电流传感器进一步包括减法器636-j。减法器636-j被配置为生成与第一和第二数字信号code_1和code_2之间差值相关的数字信号dj(例如dj～code_1-code_2)。数字信号dj可以分别与由功率门控电路610-j所提供的流至子内核622-j1至622-jm的负载电流ilj1至iljm的组合(例如平均或总和)相关。

作为示例，第一数字信号code_1与vddj-平均{vd1至vdm}相关。第二数字信号code_2与(vddj-vss)相关。数字信号dj与code_1-code_2相关。因此，数字信号dj与vddj-平均{vd1至vdm}-(vddj-vss)相关。因此，数字信号dj与{vd1tovdm}-vss相关。因为项平均{vd1至vdm}-vss是本体脚部晶体管的第一至第m集合两端的平均电压降，该项与分别流至子内核622-j1至622-jm的负载电流ilj1至iljm的平均或总和相关。

因此，控制器可以使用数字信号dj来控制流至子内核622-j1至622-jm的负载电流ilj1至iljm。

图7图示了根据本公开另一方面的示例性电流传感器700的框图。电流传感器700可以是先前所讨论的任一电流传感器的示例性详细实施方式。在该示例中，电流传感器700特别地被配置用于感测一个或多个本体头部晶体管两端的电压降。然而，应该理解，电流传感器700可以被重新配置用于感测一个或多个本体脚部晶体管两端的电压降，如以下更详细所讨论的。

电流传感器700包括第一电压传感器，第一电压传感器被配置为生成指示第一和第二电压轨vdd和vss处的电压之间电压差值或者与该电压差值相关的第一数字信号code_1(例如code_1～vdd-vss)。第一电压传感器包括环形振荡器710、n位计数器712、1位计数器714-1至714-(m-1)、n位触发器716、1位触发器718-1至718-(m-1)、乘法器720、异或门722-1至722-(m-1)、加法器724、以及触发器726。

环形振荡器710被配置为生成具有根据电压差值vdd-vss而变化的频率的信号。环形振荡器710包括级联反相器i11至i1m的集合。最后一个反相器i1m的输出经由反馈路径耦合至第一反相器i11的输入。反相器耦合在第一电压轨vdd和第二电压轨vss之间。

n位计数器712包括耦合至第一反相器i11的输入的输入。1位计数器714-1至714-(m-1)包括分别耦合至反相器i22至i1m的输入的输入。n位触发器716包括耦合至n位计数器712的输出的数据输入。1位触发器718-1至718-(m-1)包括分别耦合至1位计数器714-1至714-(m-1)的输出的数据输入。n位触发器716和1位触发器718-1至718-(m-1)包括被配置为接收时钟信号clk的时钟输入。

乘法器720包括耦合至n位触发器716的输出的第一输入。乘法器720包括被配置为接收整数m(例如与环形振荡器710中反相器的数目相同)的第二输入。异或门722-1至722-(m-1)包括耦合至n位触发器716的输出的最低有效位(lsb)的相应第一输入。异或门722-1至722-(m-1)包括分别耦合至1位触发器718-1至718-(m-1)的输出的相应第二输入。

乘法器720和异或门722-1至722-(m-1)包括分别耦合至加法器724的输入的输出。触发器726包括耦合至加法器724的输出的数据输入、以及被配置为接收时钟信号clk的时钟输入。触发器726包括被配置为生成与第一和第二电压轨vdd和vss处的电压之间的电压差值相关的数字信号code_1的输出。

电流传感器700包括第二电压传感器，第二电压传感器被配置为生成指示在一个或多个本体头部晶体管的源极处的电压vdd-vds与在第二电压轨vss处的电压之间的电压差值或者与该电压差值相关的第二数字值code_2(例如code_1～(vdd-vds)-vss)。第二电压传感器包括环形振荡器730、n位计数器723、1位计数器734-1至734-(m-1)、n位触发器736、1位触发器738-1至738-(m-1)、乘法器740、异或门742-1至742-(m-1)、加法器744、以及触发器746。

环形振荡器730被配置为生成具有根据电压差值((vdd-vds)-vss)而变化的频率的信号。环形振荡器730包括级联的反相器i21至i2m的集合。最后一个反相器i2m的输出经由反馈路径耦合至第一反相器i21的输入。反相器i21至i2m耦合在一个或多个本体头部晶体管的源极(例如在vdd-vds处)与第二电压轨vss之间。

n位计数器732包括耦合至第一反相器i21的输入的输入。1位计数器734-1至734-(m-1)包括分别耦合至反相器i21至i2m的输入的输入。n位触发器736包括耦合至n位计数器732的输出的数据输入。1位触发器738-1至738-(m-1)包括分别耦合至1位计数器734-1至734-(m-1)的输出的数据输入。n位触发器736和1位触发器738-1至738-(m-1)包括被配置为接收时钟信号clk的时钟输入。

乘法器740包括耦合至n位触发器736的输出的第一输入。乘法器740包括被配置为接收整数m(例如与环形振荡器730中的反相器的数目相同)第二输入。异或门742-1至742-(m-1)包括耦合至n位触发器736的输出的lsb的相应第一输入。异或门742-1至742-(m-1)包括分别耦合至1位触发器738-1至738-(m-1)输出的相应第二输入。

乘法器740和异或门742-1至742-(m-1)包括分别耦合至加法器744的输入的输出。触发器746包括耦合至加法器744的输出的数据输入、以及被配置为接收时钟信号clk的时钟输入。触发器746包括被配置为生成与电压差值((vdd-vds)-vss)相关的数字信号code_2的输出。

电流传感器700进一步包括减法器750，减法器750被配置为生成与数字值code_1和code_2之间差值相关的数字值d(例如d～code_1-code_2)。因为数字值code_1与电压vdd相关以及code_2与电压vdd-vds相关，因此数字值d是与vds相关(例如d～vdd-(vdd-vds)＝vds)。因为vds可以跨一个或多个本体头部晶体管，电压vds以及继而数字值d与流过本体头部晶体管的负载电流相关。

如所讨论的，电流传感器700可以被重新配置为感测跨一个或多个本体脚部晶体管的负载电流。在这点上，反相器730的反相器i21和i2m可以耦合在vdd和vds之间，其中vds是一个或多个本体脚部晶体管的漏极至源极电压。

电流传感器700进行如下操作：环形振荡器71生成具有与电压vdd相关的频率的信号。n位计数器712(例如4位)是粗调计数器。1位计数器714-1至714-(m-1)用于精调计数。基于时钟信号clk，n位触发器716和1位触发器718-1至718-(m-1)分别锁存n位计数器712和714-1至714-(m-1)的输出处的值。乘法器720以值m(例如17)乘以n位触发器716的输出。异或门722-1至722-(m-1)确保由加法器724将小数的值(fractionalvalue)添加至乘法器720的输出。触发器726基于时钟信号clk锁存加法器724的输出处的值以生成数字信号code_1。

类似地，环形振荡器730生成具有与电压vdd-vds相关的频率的信号。n位计数器732(例如4位)是粗调计数器。1位计数器734-1至734-(m-1)用于精调计数。基于时钟信号clk，n位触发器736和1位触发器738-1至738-(m-1)分别锁存n位计数器712和714-1至714-(m-1)的输出处的值。乘法器740以值m(例如17)乘以触发器746的输出。异或门742-1至742-(m-1)确保由加法器744将小数的值添加至乘法器740的输出。触发器746基于时钟信号clk锁存加法器744的输出处的值以生成数字信号code_2。

减法器750生成code_1和code_2之间的差值以生成与提供至内核或电路的负载电流相关的数字值d。

图8图示了根据本公开另一方面的用于感测功率门控电路的分布式负载电流的示例性方法800的流程图。

方法800包括生成流过第一电路和功率门控电路的第一负载电流(框810)。用于生成流过第一电路的第一负载电流的装置的示例包括本文所述的功率门控电路中的任何功率门控电路。

方法800进一步包括生成流过第二电路和功率门控电路的第二负载电流(框820)。用于生成流过第二电路的第二负载电流的装置的示例包括本文所述的功率门控电路中的任何功率门控电路。

附加地，方法800包括生成与第一负载电流和第二负载电流相关的第一信号(框832)。用于生成与第一负载电流和第二负载电流相关的第一信号的装置的示例包括本文所述的电流传感器中的任何电流传感器。

在方法800的框830中生成第一信号包括将第一电路与功率门控电路之间的第一节点处的第一电压施加至第一环形振荡器的一个或多个反相器的第一集合(框832)。用于将第一电路与用于生成第一负载电流的装置之间的第一节点处的第一电压施加至第一环形振荡器的一个或多个反相器的第一集合的装置的示例包括在功率门控电路与本文所述的环形振荡器的一个或多个反相器之间的任何连接。

类似地，在方法800的框830中生成第一信号还包括将第二电路与功率门控电路之间的第二节点处的第二电压施加至第一环形振荡器的一个或多个反相器的第二集合(框834)。用于将第一电路与用于生成第二负载电流的装置之间的第一节点处的第二电压施加至第一环形振荡器的一个或多个反相器的第一集合的装置的示例包括在功率门控电路与本文所述的环形振荡器的一个或多个反相器之间的任何连接。

提供本公开的先前描述以使得本领域任何技术人员能够制造或使用本公开。对本公开的各种修改对于本领域技术人员而言将是显而易见的，并且在不脱离本公开的精神或范围的情况下，本文所限定的普遍性原理可以适用于其他变型。因此，本公开并非旨在被限制于本文所述的示例，而是应该符合与本文所公开原理和创新性特征一致的最宽范围。