数字控制的乒乓结构的峰值保持和自动放电电路的制作方法

本实用新型涉及峰值采样测量领域，尤其是涉及激光测距回波峰值采样测量领域。具体讲,涉及数字控制的乒乓结构的峰值保持和自动放电电路。

背景技术：

激光雷达从出现至今，被广泛应用于三维形貌测量、无人机避障和无人驾驶汽车等领域，其中最为突出的是民用领域无人驾驶汽车方面的应用。随着无人驾驶技术的不断发展成熟，其对激光雷达测距量程、角度分辨率、测距精度等指标也不断提高，除此之外，无人驾驶技术对激光雷达的要求也不再局限于距离测量方面，被测物的识别技术越来越受到人们的关注。

然而在激光测距过程中，由于发射的激光光束是单色激光，光电探测器也有一定的波段限制，因此对目标的识别不能依靠其颜色等信息，只能通过检测反射回波的单色灰度值，即反射回波强度来确定目标物体的反射率，依据不同的反射强度对被测物进行分类，进而实现目标的识别。因此，激光雷达应在获得激光脉冲飞行时间的同时，获得相应激光回波的强度信息。

为保留回波强度信息并实现回波强度的采集，目前常用的方法是设计峰值保持电路，将回波的峰值保持一段时间，进行模拟数字转换(以下简称AD转换)，以获得回波强度信息，进而得到目标回波的单色灰度值。同时，峰值保持电路应在AD转换完成后实现自动放电，为下一个峰值的保持做好准备。但是当被测物为树木或半透明障碍物等时，同一个发射光束会得到超过两次回波，为了保证目标识别的准确性，应采集不少于两次回波脉冲的峰值强度信息。而同一个发射脉冲的多次回波往往具有非常小的时间间隔，假设当相邻两次回波测得的不同被测物相距3m时，这两次回波的时间间隔为20ns。目前对连续脉冲峰值的采样的一般方案是通过单片机进行控制，即当AD转换完成时，单片机控制峰值保持电路进行放电。为了采集到这种时间间隔极短的多次回波的强度信息，对AD转换速度和单片机处理速度提出了极高的要求，更重要的是，传统的峰值保持电路几乎无法实现对多次密集回波的相邻两次脉冲峰值的保持。目前也有学者提出一种“数字+模拟”结构峰值保持电路来解决这个问题，其利用多片D触发器芯片实现保持通道的切换，但其电路结构复杂，所需D触发器芯片数量较多，且不易于级联。

因此，为了提高激光雷达目标识别的准确度，兼顾电路成本、可行性以及可拓展性，设计一种数字控制的乒乓结构的峰值保持和自动放电电路。

技术实现要素：

为克服现有技术的不足，针对激光测距回波多次、密集的特点，本实用新型旨在提出一种数字控制的乒乓结构的峰值保持和自动放电电路。该种电路能够实现多次密集回波信号峰值的保持和自动放电，并降低对后级AD转换电路转换速度的要求。为此，本实用新型采取的技术方案是，数字控制的乒乓结构的峰值保持和自动放电电路，由上升沿检测模块、移位控制模块、控制器、AD转换模块以及N路峰值保持和自动放电电路构成，路峰值保持和自动放电电路包括反相器、跨导型峰值保持模块、通道开关、放电开关和2个驱动模块；其中：

上升沿检测模块检测到经放大后的电压脉冲信号，其输出信号使移位控制模块第1位输出Vout1为高；

进一步地，移位控制模块第1位输出Vout1通过第1路峰值保持和自动放电电路内反相器和一个驱动模块使放电开关不导通，此时第1路峰值保持和自动放电电路内跨导型峰值保持模块保持脉冲峰值，获得第1个脉冲的峰值并保持一段时间；

进一步地，上升沿沿检测模块检测到经放大后的电压脉冲信号第二个上升沿，其输出信号使移位控制模块第2位输出Vout2为高，且不改变其他位输出；

进一步地，第2位输出Vout2通过第1路峰值保持和自动放电电路内另一个驱动模块，使第1路峰值保持和自动放电电路内通道开关导通，第1路峰值保持和自动放电电路内跨导型峰值保持模块不接收新的脉冲；

进一步地，第2位输出Vout2通过第2路峰值保持和自动放电电路内反相器和第2路峰值保持和自动放电电路内驱动模块，使第2路峰值保持和自动放电电路内放电开关不导通，此时第2路峰值保持和自动放电电路内跨导型峰值保持模块保持脉冲峰值，获得第2个脉冲的峰值并保持一段时间；

进一步地，相同的情况依次发生在第3～N路峰值保持和自动放电电路；

峰值保持和自动放电电路内跨导型峰值保持模块通过AD转换模块输出。

所述通道开关、放电开关采用互补金属氧化物半导体开关，所述反相器采用非门电路，控制器为单片机或可编程门阵列FPGA。

本实用新型的特点及有益效果是：

1)通过多路峰值保持电路交替工作，克服了传统峰值保持电路只能保持单次脉冲峰值的缺点，实现对多次、密集脉冲信号峰值的采样，确保脉冲信号信息完整性。

2)将多次、密集脉冲信号峰值分别用多路峰值保持电路进行保持，可明显降低对AD转换电路转换速度的要求，放宽了AD转换电路设计的标准，降低了成本。

3)采用移位控制模块进行多路峰值保持电路的切换，大大降低了电路的成本和复杂性，抗干扰能力更强，同时也更加易于级联。

附图说明：

图1一种数字控制的乒乓结构的多路峰值保持和自动放电电路。

图1中，1为上升沿检测模块，2为移位控制模块，3为反相器，4为跨导型峰值保持模块，5为通道开关，6为放电开关，7为驱动模块，8为控制器。

具体实施方式

本实用新型提出一种数字控制的乒乓结构的多路峰值保持和自动放电电路，包括：上升沿检测模块1(1个)，移位控制模块2(1个，用于控制开启和关闭的通道)，反相器3(每路1个)，跨导型峰值保持模块4(每路1个)，通道开关5(每路1个，导通时相应通路不接收回波)，放电开关6(每路1个，导通时相应通路保持电容实现放电)，驱动模块7(每路2个)，控制器8(1个)。

一种数字控制的乒乓结构的峰值保持和自动放电电路，可以设计为多路峰值保持和自动放电电路，见图1，测量开始之前，移位控制模块2所有控制输出端输出均为0，此时所有通道开关5不导通，所有放电开关6导通，各跨导型峰值保持模块4接收脉冲，但不保持脉冲峰值。

激光回波被探测到后，信号首先经过跨阻放大模块和二级放大模块，转换成电压脉冲信号。

进一步地，上升沿检测模块1检测到经两次放大后的电压脉冲信号，其输出信号使移位控制模块第1位输出Vout1为高。

进一步地，移位控制模块第1位输出Vout1通过第1路反相器3和驱动模块7，使放电开关6不导通，此时第1路跨导型峰值保持模块4保持脉冲峰值，获得第1个脉冲的峰值并保持一段时间。

进一步地，第1路跨导型峰值保持模块4获得第一个脉冲峰值后，上升沿沿检测模块1检测到第二个上升沿，其输出信号使移位控制模块2第2位输出Vout2为高，且不改变其他位输出。

进一步地，第2位输出Vout2通过第1路驱动模块7，使第1路通道开关5导通，第1路跨导型峰值保持模块4不接收新的脉冲。

进一步地，第2位输出Vout2通过第2路反相器3和第2路驱动模块7，使第2路放电开关6不导通，此时第2路跨导型峰值保持模块4保持脉冲峰值，获得第2个脉冲的峰值并保持一段时间。

进一步地，相同的情况依次发生在第3～N路。

进一步地，AD转换电路在所有N路跨导型峰值保持模块4保持的时间内完成对峰值的AD转换。

上升沿检测模块1可采用高速电压比较电路，设置其反相输入端阈值电压为V0，正相输入端为放大后的激光回波信号幅值为Vs，当满足Vs>V0时，上升沿检测模块1检测到发射信号。

移位控制模块2可采用高速、串行输入并行输出的移位寄存器，上升沿检测模块1的输出信号作为其时钟信号，每检测到一次激光回波信号的上升沿，输出端高电平向高位移动一位，即当检测到第n次激光回波上升沿时，移位寄存器前n个输出均为高，实现通道的切换。

反相器3可采用非门电路，获得与移位控制模块2相应位输出信号相反的值。

跨导型峰值保持模块4可采用跨导型峰值保持电路，选择容值较小电容C作为保持电容，提高充电速度，在极短的时间内完成峰值的保持。

通道开关5可采用高速互补金属氧化物半导体开关(以下简称CMOS开关)，具有极短的开启和关断时间，实现高速通道切换。

放电开关6可采用高速CMOS开关，具有极短的开启和关断时间，辅助实现高速通道切换，并于AD转换完成后快速完成跨导型峰值保持模块5中保持电容的放电。

驱动模块7可采用CMOS驱动芯片，驱动通道开关5和放电开关6，实现高速的开关速度。

控制器8可采用单片机或FPGA等，控制计时控制模块2，为其提供使能信号和清零信号，决定峰值保持时间长度。

为实现上述目的，设计一种数字控制的乒乓结构的双路或多路峰值保持和自动放电电路，包括：上升沿检测模块1(1个)，下降沿检测模块2(除第1路以外每路1个)，单稳态触发模块3(每路1个)，跨导型峰值保持模块4(每路1个)，通道开关5(每路1个)，放电开关6(每路1个)。

上升沿检测模块1可采用高速电压比较电路，设置其反相输入端阈值电压为V0，可设计为V0＝0.5V，正相输入端为放大后的激光回波信号幅值为Vs，当满足Vs>V0时，上升沿检测模块1检测到发射信号。

移位控制模块2可采用高速、串行输入并行输出的移位寄存器，上升沿检测模块1的输出信号作为其时钟信号，每次上升沿到来时，高电平向高位移动一位，相应通路放电开关7不导通，上一通路通道开关6导通。

反相器3可采用非门电路，获得与移位控制模块2相应位输出信号相反的值。

跨导型峰值保持模块4可采用跨导型峰值保持电路，选择容值较小电容作为保持电容，提高充电速度，在极短的时间内完成峰值的保持，可选取100pF的保持电容。

通道开关5可采用高速CMOS开关，具有极短的开启和关断时间，实现高速通道切换。

放电开关6可采用高速CMOS开关，具有极短的开启和关断时间，辅助实现高速通道切换，并于AD转换完成后快速完成跨导型峰值保持模块4中保持电容的放电。

驱动模块7可采用CMOS驱动芯片，驱动通道开关5和放电开关6，实现高速的开关速度。

控制器8可采用单片机或FPGA等，控制计时控制模块2，为其提供使能信号和清零信号，决定峰值保持时间长度。