时钟信号供应电路、芯片测试电路和芯片测试架的制作方法

1.本实用新型涉及芯片测试技术领域，特别涉及一种时钟信号供应电路、芯片测试电路和芯片测试架。


背景技术：

2.芯片在封装完成后要进行各种测试验证(例如，老化测试)，为了较高的测试效率，通常会制作相应的测试架进行芯片测试验证，测试架上设置多个测试座用于放置多颗芯片，以对多颗芯片同时进行测试验证。芯片在进行测试时，需要测试架为其提供时钟信号；目前的测试架给各个测试座提供时钟信号的方案，是通过给每个测试座都配置一个时钟源模块。这种测试架存在以下不足：需要采用多个时钟源模块，成本高，并且由于各个时钟源模块的时钟信号的一致性难以保证，时钟信号的不一致会使芯片的测试结果有较大差异，导致测试的各个芯片出现结果异常时，对产生异常的原因分析困难。


技术实现要素：

3.本实用新型提供一种时钟信号供应电路、芯片测试电路和芯片测试架，旨在降低芯片测试架的成本和简化对测试结果异常的原因分析。
4.为实现上述目的，本实用新型提出的时钟信号供应电路，包括时钟源单元和多个反相单元，所述时钟源单元包括信号输出端，所述反相单元包括输入端和输出端，所述多个反相单元依次串接在所述时钟源单元的信号输出端，每一个反相单元的输出端均作为一个新的时钟源。
5.在一些实施例中，所述时钟源单元包括时钟晶振，所述时钟晶振的电源脚和使能脚电连接电源，所述时钟晶振的接地脚接地，所述时钟晶振的输出脚电连接所述时钟源单元的信号输出端。
6.在一些实施例中，所述时钟源单元还包括滤波子单元，所述时钟晶振的电源脚经所述滤波子单元电连接所述电源，所述时钟晶振的使能脚经上拉电阻电连接所述电源。
7.在一些实施例中，所述滤波子单元包括第一电容和磁珠，所述磁珠的一端电连接所述电源，所述磁珠的另一端经所述第一电容接地，所述时钟晶振的电源脚电连接所述磁珠的另一端。
8.在一些实施例中，所述时钟源单元还包括阻抗匹配电阻，所述时钟晶振的输出脚经所述阻抗匹配电阻电连接所述信号输出端。
9.在一些实施例中，所述时钟源单元包括时钟电路和无源晶振，所述时钟电路的振荡信号输出端电连接所述无源晶振的一端，所述无源晶振的另一端电连接所述时钟源单元的信号输出端。
10.在一些实施例中，所述反相单元包括反相器和第二电容，所述反相器的输入脚为所述反相单元的输入端，所述反相器的输出端为所述反相单元的输出端，所述反相器的电源脚电连接电源，且所述反相器的电源脚经所述第二电容接地。
11.本实用新型还提出一种芯片测试电路，包括多个用于放置待测芯片的测试座和上述时钟信号供应电路，所述测试座与所述反相单元一一对应，所述测试座包括用于给待测芯片提供时钟信号的时钟信号输入脚，所述测试座的时钟信号输入脚与其对应的反相单元的输出端电连接。
12.在一些实施例中，所述芯片测试电路还包括多个检测单元，所述检测单元与所述测试座一一对应，所述检测单元电连接所述测试座的时钟信号输入脚，用于检测所述测试座的时钟信号输入脚的信号状态。
13.本实用新型还提出一种芯片测试架，包括测试板，所述测试板上布设有至少一个上述芯片测试电路。
14.本实用新型的时钟信号供应电路技术方案，通过采用一个时钟源单元和依次串接在时钟源单元的信号输出端的多个反相单元，使得每个反相单元的输出端均可形成为一个新的时钟源，且各个反相单元的输出端所形成的各个新的时钟源均与时钟源单元的信号输出端输出的时钟信号频率一致；因此，将本实用新型的时钟信号供应电路应用于芯片测试时，可通过多个反相单元的输出端分别给对应数量的多个待测芯片一一对应提供频率一致的时钟信号，保证了各个待测芯片的时钟信号一致性，使得在测试的各个芯片出现结果异常时，能够更加简单、方便的分析产生异常的原因，提升了测试验证的准确性，并且仅采用了一个时钟源单元，相较于现有技术而言，大幅减少了时钟源单元的数量，降低了成本。
附图说明
15.图1为本实用新型时钟信号供应电路第一实施例的结构示意图；
16.图2为本实用新型时钟信号供应电路第二实施例的结构示意图；
17.图3为本实用新型时钟信号供应电路第三实施例的结构示意图；
18.图4为本实用新型时钟信号供应电路第四实施例的结构示意图；
19.图5为本实用新型时钟信号供应电路第五实施例的结构示意图；
20.图6为本实用新型芯片测试电路一实施例的结构示意图；
21.图7为本实用新型芯片测试电路另一实施例的结构示意图。
具体实施方式
22.下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
23.需要说明，本实用新型实施例中所有方向性指示(诸如上、下、左、右、前、后
……
)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
24.还需要说明的是，当元件被称为“固定于”或“设置于”另一个元件上时，它可以直接在另一个元件上或者可能同时存在居中元件。当一个元件被称为是“连接”另一个元件，它可以是直接连接另一个元件或者可能同时存在居中元件。
25.另外，在本实用新型中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解
为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本实用新型要求的保护范围之内。
26.本实用新型提出一种时钟信号供应电路，主要应用于芯片测试电路或芯片测试架，当然，也可以应用于其它电子设备或产品的工作电路中。
27.参照图1，在本实施例中，该时钟信号供应电路包括时钟源单元10和多个反相单元20，时钟源单元10包括信号输出端vo，反相单元20包括输入端b1和输出端b2，多个反相单元20依次串接在时钟源单元10的信号输出端vo，即多个反相单元20中位于首端的那个反相单元20的输入端b1与时钟源单元10的信号输出端vo电连接，其余的反相单元20按照输入端b1电连接上一个反相单元20的输出端b2的方式依次连接设置；每一个反相单元20的输出端b2均作为一个新的时钟源，各个反相单元20的输出端则可作为多个时钟源分别对应给芯片测试电路或芯片测试架的多个待测芯片提供时钟信号。
28.本实施例的时钟信号供应电路的工作原理为：时钟源单元10的信号输出端vo输出的初始时钟信号作为第一个反相单元20的信号源，从第一个反相单元20的输入端b1输入，经过第一个反相单元20反相后，从第一个反相单元20的输出端b2输出第一时钟信号；第一个反相单元20的输出端b2输出的第一时钟信号则作为第二个反相单元20的信号源，从第二个反相单元20的输入端b1输入，经过第二个反相单元20反相后，从第二个反相单元20的输出端b2输出第二时钟信号；第二个反相单元20的输出端b2输出的第二时钟信号则作为第三个反相单元20的信号源，从第三个反相单元20的输入端b1输入，经过第三个反相单元20反相后，从第三个反相单元20的输出端b2输出第三时钟信号；第三个反相单元20的输出端b2输出的第三时钟信号则作为第四个反相单元20的信号源，从第四个反相单元20的输入端b1输入
……
以此类推，直至最后一个反相单元20(记为第n个，n为大于等于2的整数)的输出端输出最后一个时钟信号(即第n时钟信号)。其中，第一时钟信号、第二时钟信号、第三时钟信号、第四时钟信号
……
第n时钟信号分别是由初始时钟信号经过1次、2次、3次、4次
……
n次反相后得到的，仅经过反相处理，并未进行其他变换处理，因此，第一时钟信号、第二时钟信号、第三时钟信号、第四时钟信号
……
第n时钟信号的频率与初始时钟信号一致，分别作为时钟源提供给各个待测芯片测试使用时，能够保证各个待测芯片的测试的一致性。
29.本实施例图1中仅以时钟信号供应电路仅示出3个反相单元20为例；当然，在其他实施例中，时钟信号供应电路包括的反相单元20的数量还可以为2个、3个、4个、5个、6个、7个、9个、10个或更多个。
30.本实施例的时钟信号供应电路，通过采用一个时钟源单元10和依次串接在时钟源单元10的信号输出端vo的多个反相单元20，使得每个反相单元20的输出端b2均可形成为一个新的时钟源，且各个反相单元20的输出端b2所形成的各个新的时钟源均与时钟源单元10的信号输出端vo输出的时钟信号频率一致；因此，将本实施例的时钟信号供应电路应用于芯片测试时，可通过多个反相单元20的输出端b2分别给对应数量的多个待测芯片一一对应提供频率一致的时钟信号，保证了各个待测芯片的时钟信号一致性，使得在测试的各个芯片出现结果异常时，能够更加简单、方便的分析产生异常的原因，提升了测试验证的准确
性，并且仅采用了一个时钟源单元10，相较于现有技术而言，大幅减少了时钟源单元10的数量，降低了成本。
31.参阅图2，在本实施例中，时钟源单元10包括时钟晶振11，时钟晶振11的电源脚vcc和使能脚en电连接电源，时钟晶振11的接地脚gnd接地，时钟晶振11的输出脚out电连接时钟源单元10的信号输出端vo，即本实施例的时钟晶振11为有源晶振。其中，电源例如可采用1.8v电压源，或其它电压大小的电压源。本实施例中，时钟源单元10通过采用有源晶振实现时钟信号的输出，使得时钟源单元10的电路结构更加简单。
32.进一步地，参阅图3，本实施例中，时钟源单元10还包括滤波子单元12，时钟晶振11的电源脚vcc经滤波子单元12电连接电源，时钟晶振11的使能脚en经上拉电阻r1电连接电源。电源通过上拉电阻r1给时钟晶振11的使能脚en提供电压，保证时钟晶振11的稳定保持在工作状态；并且通过滤波子单元12滤除杂波，使时钟晶振11的电源脚vcc得到干净稳定的电源信号，保证时钟晶振11的产生的时钟信号的频率稳定，进而从时钟晶振11的输出脚out输出频率稳定时钟信号给反相单元20，进而保证各个反相单元20的输出端b2输出的时钟信号的频率也稳定，使各个待测芯片的能够以稳定的时钟信号进行测试，保证测试结果的可靠性。
33.进一步地，本实施例中，滤波子单元12包括第一电容c1和磁珠fb，磁珠fb的一端电连接电源，磁珠fb的另一端经第一电容c1接地，时钟晶振11的电源脚vcc电连接磁珠fb的另一端。本实施例滤波子单元12采用磁珠fb和第一电容c1同步为时钟晶振11的供电进行滤波，能够滤除各种类型的杂波信号，达到更好的滤波效果，保证时钟晶振11得到更加干净和稳定的电源信号。
34.在一些实施例中，时钟源单元10还包括阻抗匹配电阻r2，时钟晶振11的输出脚out经阻抗匹配电阻r2电连接信号输出端vo。通过在时钟晶振11的输出脚增加时钟晶振11产生的时钟信号的阻抗匹配电阻r2，减少时钟晶振11的输出脚out输出的时钟信号的边沿的陡峭程度，进一步提升钟源单元的信号输出端vo输出的时钟信号的稳定性。
35.参阅图4，在本实施例中，时钟源单元10包括时钟电路13和无源晶振14，时钟电路13的振荡信号输出端vo电连接无源晶振14的一端，无源晶振14的另一端电连接时钟源单元10的信号输出端vo。本实施例的时钟源单元10通过时钟电路13和无源晶振14连接形成的电路来产生时钟信号，使的用户或测试员可针对不同的场景和需求，选用不同的时钟源单元10方案。
36.当然，时钟源单元10的方案并不限于图2-图4的方案，在其他实施例中，时钟源单元10的还可为其它芯片或电路器件构成的能够输出时钟信号的电路。
37.参阅图5，在本实施例中，反相单元20包括反相器21和第二电容c2，反相器21的输入脚a为反相单元20的输入端b1，反相器21的输出端为反相单元20的输出端b2，反相器21的电源脚vi电连接电源，且反相器21的电源脚vi经第二电容c2接地。第二电容c2滤除电源脚的杂波信号，保证反相器21的电源脚vi的电源信号干净稳定，从而使反相器21保持稳定工作。
38.在一些实施例中，反相器21的电源脚vi电连接的电源可为与上述时钟晶振11的电源脚连接的电源，即反相器21和时钟晶振11用同一个电源供电，如此，保证反相器21与时钟晶振11的供电电压一致，使反相器21的输出脚y输出的时钟信号与时钟晶振11输出的时钟
信号的振幅也保持一致，进一步地，提升了各个反相单元20的输出端b2输出的时钟信号与时钟源单元10的信号输出端vo输出的时钟信号的一致性，使得在测试的各个芯片出现结果异常时，能够更加简单、方便的分析产生异常的原因，进一步提升了芯片测试验证的准确性。
39.当然，在其它实施例中，反相单元20还可为其它元器件或芯片构成的实现反相功能的电路。
40.参阅图6，本实用新型还提出一种芯片测试电路，包括多个用于放置待测芯片的测试座30和上述时钟信号供应电路，该时钟信号供应电路的具体结构参照上述实施例，由于本芯片测试电路采用了上述时钟信号供应电路所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。
41.其中，测试座30与反相单元20一一对应，测试座30包括用于给待测芯片提供时钟信号的时钟信号输入脚f，测试座30的时钟信号输入脚f与其对应的反相单元20的输出端b2电连接；待测芯片放置到测试座30时，待测芯片的时钟信号脚与测试座30的时钟信号输入脚f电连接。
42.参阅图7，在本实施例中，芯片测试电路还包括多个检测单元40，检测单元40与测试座30一一对应，检测单元40电连接测试座30的时钟信号输入脚f，用于检测测试座30的时钟信号输入脚f的信号状态。其中，检测单元40例如，可为灯光提示电路或声音提示电路，如此通过灯光提示电路的发光状态或声音提示电路的发声状态来确定对应的测试座30的时钟信号输入脚f的时钟信号的有无状态。检测单元40还可为与上位机相连的反馈电路，用于根据测试座30的时钟信号输入脚f的时钟信号的状态反馈相应的信号给上位机，从而方便上位机监测各个测试座30的时钟信号输入脚f的时钟信号状态。本实施例通过增加检测单元40，进一步方便用户知晓各个测试座30的时钟信号状态，从而更加方便在测试出现结果异常时，分析异常产生原因。
43.本实用新型进一步提出一种芯片测试架，该芯片测试架包括上述芯片测试电路，该芯片测试电路的具体结构参照上述实施例，由于本芯片测试架采用了上述芯片测试电路所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。
44.以上所述的仅为本实用新型的部分或优选实施例，无论是文字还是附图都不能因此限制本实用新型保护的范围，凡是在与本实用新型一个整体的构思下，利用本实用新型说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本实用新型保护的范围内。