技术特征：
1.一种时钟信号供应电路，其特征在于，包括时钟源单元和多个反相单元，所述时钟源单元包括信号输出端，所述反相单元包括输入端和输出端，所述多个反相单元依次串接在所述时钟源单元的信号输出端，每一个反相单元的输出端均作为一个新的时钟源。2.根据权利要求1所述的时钟信号供应电路，其特征在于，所述时钟源单元包括时钟晶振，所述时钟晶振的电源脚和使能脚电连接电源，所述时钟晶振的接地脚接地，所述时钟晶振的输出脚电连接所述时钟源单元的信号输出端。3.根据权利要求2所述的时钟信号供应电路，其特征在于，所述时钟源单元还包括滤波子单元，所述时钟晶振的电源脚经所述滤波子单元电连接所述电源，所述时钟晶振的使能脚经上拉电阻电连接所述电源。4.根据权利要求3所述的时钟信号供应电路，其特征在于，所述滤波子单元包括第一电容和磁珠，所述磁珠的一端电连接所述电源，所述磁珠的另一端经所述第一电容接地，所述时钟晶振的电源脚电连接所述磁珠的另一端。5.根据权利要求2所述的时钟信号供应电路，其特征在于，所述时钟源单元还包括阻抗匹配电阻，所述时钟晶振的输出脚经所述阻抗匹配电阻电连接所述信号输出端。6.根据权利要求1所述的时钟信号供应电路，其特征在于，所述时钟源单元包括时钟电路和无源晶振，所述时钟电路的振荡信号输出端电连接所述无源晶振的一端，所述无源晶振的另一端电连接所述时钟源单元的信号输出端。7.根据权利要求1所述的时钟信号供应电路，其特征在于，所述反相单元包括反相器和第二电容，所述反相器的输入脚为所述反相单元的输入端，所述反相器的输出端为所述反相单元的输出端，所述反相器的电源脚电连接电源，且所述反相器的电源脚经所述第二电容接地。8.一种芯片测试电路，其特征在于，包括多个用于放置待测芯片的测试座和权利要求1至7任一项所述的时钟信号供应电路，所述测试座与所述反相单元一一对应，所述测试座包括用于给待测芯片提供时钟信号的时钟信号输入脚，所述测试座的时钟信号输入脚与其对应的反相单元的输出端电连接。9.根据权利要求8所述的芯片测试电路，其特征在于，所述芯片测试电路还包括多个检测单元，所述检测单元与所述测试座一一对应，所述检测单元电连接所述测试座的时钟信号输入脚，用于检测所述测试座的时钟信号输入脚的信号状态。10.一种芯片测试架，其特征在于，包括测试板，所述测试板上布设有至少一个权利要求8或9所述的芯片测试电路。
技术总结
本实用新型公开一种时钟信号供应电路、芯片测试电路和芯片测试架，其中，时钟信号供应电路包括时钟源单元和多个反相单元，时钟源单元包括信号输出端，反相单元包括输入端和输出端，多个反相单元依次串接在时钟源单元的信号输出端，每一个反相单元的输出端均作为一个新的时钟源。本实用新型技术方案，降低芯片测试架的成本和简化对测试结果异常的原因分析。架的成本和简化对测试结果异常的原因分析。架的成本和简化对测试结果异常的原因分析。
技术研发人员：孙成思 谢志响 李振华 刘冲
受保护的技术使用者：深圳佰维存储科技股份有限公司
技术研发日：2022.09.30
技术公布日：2023/3/9