专利名称:程序控制分时计量装置的制作方法
本实用新型是一种计量高峰用电量和低谷用电量的程序控制分时计量装置。
现已公知的“分时计量电度表”的时控部分多采用石英晶体时钟。例如浙江省余姚电表厂生产的FDS8型分时计量电度表，其时钟误差为每日±2秒钟，时段控制误差为±5分钟，最小时控间隔为30分钟，插拔接点改变控制时段。由于每天的用电高峰时间和用电低谷时间随不同月份变化，尤其照明用电高峰起始时间每天变化三分钟左右，靠人工调整跟踪这种变化是难以做到的。再加之时钟和时段控制误差较大，因此使用现有“分时计量电度表”难以达到准确控制计量的目的。
本实用新型目的是采用高精度时间元件，减少时段控制误差和时控间隔。全年各日的灯峰起始时间用“自然光与标准时间对应数学模型”计算，用计算机一次整定全年各日用电高峰和用电低谷的始末时间，由程序控制分时计量装置实现自动控制，取代人工频繁调整定时。
图1至图5中的电路联接描述了本实用新型的一个实例。
图6为图1至图5原理图对应的框图。
图6中框1为可交替输出时间和月、日的电子表电路，当其输出时间信号时，此信号经译码电路(框2)把时间代码暂存在时间码暂存电路(框3)，并向时间比较电路(框5)输出此代码。与此同时，时序电路(框16)记忆并向定时存储电路(框4)输出表示时间上(或下)半时的信号，并由时段选择电路(框8)和始末时标电路(框7)向定时存储电路(框4)输出确定某一时段始(或末)时间的信号。当电子表电路输出月、日对应信号，经译码电路(框2)向定时存储电路(框4)输出某月、日对应信号，由上述输入定时存储电路(框4)的各信号作为地址代码，选出某一时段始(或末)时间代码的存储单元，这一单元的整定时间代码输入时间比较电路(框5)。
时间比较电路(框5)比较定时代码与标准时间代码，并向时段标志电路(框6)输出比较结果。由时段标志电路(框6)判别，若标准时间在某一整定时段之内，则向第A类时段与门(框9)和第B类时段与门(框12)提供开放记数回路的条件。
若前述时段选择电路(框8)选择的为A类时段，此时若有被采样信号，此信号由采样电路(框17)采样，经脉宽调整电路(框15)产生一定宽度的脉冲，第A类时段与门(框9)开放，经驱动电平换向电路A(框10)和驱动与门A(框11)驱动步进电机A(框A)记数。
若前述时段选择电路(框8)选择的为B类时段，同理，采样信号经第B类时段与门(框12)、驱动电平换向电路B(框13)、驱动与门B(框14)驱动步进电机B(框B)记数。
实现本实用新型原理电路的时间元件为可交替显示时间和日期的数字式电子表电路(1)(图1)，当电子表液晶屏显示时间状态时，在其di端加一正脉冲，使其显示日期。经几秒钟后再自动恢复显示时间状态。它输出与显示数字对应的七段“静态驱动”矩形波，由各位显示数字对应的译码电路(2)(图1)把此矩形波译为对应的二十进制码，并编为八位缩编码。
在电子表电路(1)显示时间时，时间码暂存电路(3)(图2)中的电容记忆对应的八位缩编码电平，并向时间比较电路(5)(图2)输出该电平信号。如前述，全年各日各峰、谷时段的始、末时间缩编码已按对应日期地址存入定时存储电路(4)(图2)中的 EPROM存储集成电路，在电子表液晶屏显示日期时，译码电路(2)向定时存储电路(4)输出与日期对应的地址码，此地址码与时段选择信号共同作用选出一定时单元。若此单元存储的是第A类整定时段(例用电高峰整定时段)的起始时间，当电子表显示时间大于该时间，且小于该时段的结束时间，时间比较电路(5)输出高电平，在时序电路(16)(图4)中5M处上升为高电平时，时段标志电路(6)(图3)的Q2端被触为低电平，封闭时段选择电路(8)(图3)的脉冲输入端，其
Q2端为高电平，开放第A类时段与门(9)(图3)，当第A类时段与门(9)输出高电平时第A类时段显示灯A亮。此时传感器采样脉冲经脉宽调整电路(15)(图3)加至驱动电平换向电路A(10)(图3)和驱动与门A(11)(图3)，A记数器得驱动信号，记录第A类时段采样数量。
同理，当电子表电路(1)显示时间大于第B类整定时段(例用电低谷整定时段)的起始时间且小于该时段的结束时间，时段标志电路(6)开放第B类时段与门(12)(图3)，当第B类时段与门(12)输出高电平，第B类时段显示灯B亮。此时传感器采样脉冲经脉宽调整电路(15)加至驱动电平换向电路B(13)(图3)和驱动与门B(14)(图3)，B记数器得到驱动脉冲，记录第B类时段采样的数量。
前述的电子表显示时间是否在某一时段的起始与结束时间之内的判别任务，是由始末时标电路(7)(图3)和时段标志电路(6)来完成的。只有电子表显示时间在某一时段之内，时段标志电路(16)的
Q2端才输出高电平。
具体判别方法是当电子表电路(1)显示时间并出现冒号时，冒号的上升沿经延时触发始末时标电路(7)翻转一次，若此时其
Q1端为低电平，加至定时存储电路(4)的A0地址输入端，选出某一时段的起始时间，某时间缩编码送至时间比较电路(5)进行比较。此时始末时标电路(7)的Q1端为高电平，提供触发时段标志电路(6)中CL1端的条件，当时间比较电路(5)输出比较结果后，电子表冒号信号的下降沿经延时、反向后触发时段标志电路(6)的CL1端，使其
Q1端为低电平，开放下级D触发器。
同理，当冒号再次出现，始末时标电路(7)再次翻转，其
Q1端为高电平，在定时存储电路(4)选出上述同一时段的结束时间，因电子表显示时间此时小于结束时间，因此时间比较电路(5)输出低电平。在冒号下降沿经延时、反向后触发时段标志电路(6)，其
Q2端输出高电平，此电平标志电子表显示时间在这整定时段内。与此同时其Q2端输出低电平，去封闭时段选择电路(8)的脉冲输入端，以使当前选定的时段地址码不变，直至电子表显示时间大于该时段的结束时间。
由前述可知，在电子表显示时间不在某一整定时段时间之内，时段选择电路(8)就可输入由时段标志电路(6)Q1端输出的触发脉冲，使该电路循环翻转，变化向定时存储电路(4)输出的地址信号。该地址信号与时序电路(16)中Q2端输出的用于区别每日上、下半时域的地址信号共同作用，选出上、下半时域中的某一整定时段始末时间，以供时间比较电路(5)比较。
上、下半时域区别信号由时序电路(16)中的D触发器提供，其第一级触发信号是经延时的冒号上升沿。因冒号只有在电子表冒示时间时才出现，又因向其第一级D触发器的D1端输入的是时间小时位的高位信号，且因这位信号一天仅高、低电平变化两次，所以由Q2端输出的上、下半时域区别信号在一天的上半时域输出为低电平，下半时域输出为高电平。
时序电路(16)的另一个主要作用是按顺序分时发出各部份电路工作脉冲，在电子表输出冒号信号的上升沿时，由其5M端首先发出关闭时段标志电路(6)前级与门的低电平信号，此信号开放定时存储电路(4)，然后由其5J端发出高电平信号，使始末时标电路(7)翻转，并向电子表di端发出显示日期的高电平转换信号。
在电子表冒号消失且显示日期时，时间码暂存电路(3)仍记忆原显示时间对应的缩编码，此码与定时存储电路(4)输出的定时缩编码比较，由时间比较电路(5)向时段标志电路(6)输出比较结果信号。延时消失的冒号下降沿信号经反向去触发时段标志电路(6)。经几秒钟电子表由显示日期自动转换为显示时间，新的运行周期又开始。
译码电路(2)的三种译码电路原理类同，首先把显示数字对应的“静态驱动”七段矩形波信号由异或门电路变为有一定规律变化的直流电平信号，再经电阻和二极管钳位，由后级电路再次编译，转换为与显示数字对应的二十进制码。
译码电路(2)中的0至9数字译码电路(2A)可把电子表显示的0至9的每个数字对应的七段“静态驱动”矩形波信号译为对应的二十进制码。
译码电路(2)中的0至5数字译码电路(2B)可把电子表显示的0至5的每个数字的七段“静态驱动”矩形波信号译为对应的二十进制码。
图5为整流稳压电路。它由引入电度表内的交流电源，经变压器降压，再经桥式整流电路整流得到直流电压，由直流稳压集成电路W7805C稳压得到稳定的直流电压VD。VD经由150Ω电阻和360Ω电阻分压得到直流电压VDD。0.1μf电容是用于旁路干扰脉冲信号的。
本实用新型的电子表电路(1)和时序电路(16)由扣式电池供电，在外交流电源断电时时间电路部份仍可正常运行。时序电路(16)中的集成电路高电平电源引入端接VDD端，低电平电源引入端接Vee端。
其它集成电路的高电平电源引入端接VDD端，低电平电源引入端接VS端。只有驱动与门电路(11)、(14)的集成电路高电平电源引入端接VD端。
本实用新型电路中的集成电路全部采用CMOS集成电路，图中未注明的电阻均为510K，二级管均为2CK70A，做有标记＊的元件可根据安装情况调整。
程序控制分时计量装置的时间元件最大误差为每日±0.3秒，时段控制最大误差为＋14秒钟，最小时控间隔为5分钟。以上三个性能指标均比采用石英晶体时钟的分时计量装置高。程序控制分时计量装置可根据全年电力系统负荷变化规律一次整定全年各日定有域，若几年负荷变化基本相同，可几年不用再次调整。而采用石英晶体时钟的分时计量装置要根据负荷变化尤其是照明用电高峰时间变化经常人工调整，若不及时调整，不能准确分时计量，就达不到采用经济手段调平电力系统负荷的目的。
程序控制分时计量装置的数字式电子表采用扣式氧化银电池供电，因其自放电微小，电子表耗电也很微小，电池使用时间为现有装置电池使用时间的两倍以上。
程序控制分时计量装置性能可靠、寿命长。
权利要求
1.程序控制分时计量装置用于把不同定时段中的采样信号数量分别记录在与各时段对应的计数器上的装置，本实用新型的特征是由电子表电路(1)、译码电路(2)、时间码暂存电路(3)、定时存储电路(4)、时间比较电路(5)、时段标志电路(6)、始末时标电路(7)、时段选择电路(8)、第A类时段与门(9)、驱动电平换向电路A(10)、驱动与门A(11)、第B类时段与门(12)、驱动电平换向电路B(13)、驱动与门B(14)、脉宽调整电路(15)、时序电路(16)组成的程序控制分时计量电路。
2.根据权利要求
1所述的译码电路(2)，其特征是0至9数字译码电路(2A)。
3.根据权利要求
1所述的译码电路(2)，其特征是0至5数字译码电路(2B)。
专利摘要
程序控制分时计量装置主要用于分时计量高峰用电量和低谷用电量的自动控制装置。该装置可用于多峰、谷分时计量。针对现有装置定时控制误差大，人工调整频繁等问题，该装置采用精确的数字式电子表电路和程序控制电路。全年各日的灯峰起始时间用“自然光与标准时间对应数学模型”计算，用计算机把全年各日用电高峰和用电低谷的始、末时间一次编程。按照整定时间由记数器分别记录高峰和低谷用电量。
文档编号G01R22/00GK86203847SQ86203847
公开日1987年8月19日 申请日期1986年5月26日
发明者高亚强 申请人:济南铁路局科学技术研究所导出引文BiBTeX, EndNote, RefMan