有按比例被绘制。还应理解，在全部附图中使用相同的参考标记指出相同或相似的部分。
[0035]图1的IC 100包括硅衬底110，图案化的氧化层120，以及具有纳米结构(诸如作为沟道区域的硅纳米线或碳纳米管)的多个感测场效应晶体管140。示出了具有相应纳米线140a和140b的两个第一晶体管140，但应该理解，IC 100可以包括更多数量的这类晶体管，其优选地具有在阵列中被彼此相邻布置的沟道区域。
[0036]在图1中，第一沟道区域146a在源极区域142a和漏极区域144之间延伸，而第二沟道区域146b在源极区域142b和漏极区域144之间延伸。因而，第一沟道区域146a和第二沟道区域146b共用漏极区域，用于向纳米线沟道区域提供共同的驱动电流，其中单独的源极区域142a和142b允许对通过单独的纳米线的引起的电流的测量。应该理解，这类布置是仅通过非限定性示例的方式的；它对第一晶体管140共用源极区域并具有独立的源极区域，或具有独立的源极和漏极区域同样可行，尽管后者因必须提供这些区域的较大数量的接触的事实而使得IC 100的可制造性复杂化。
[0037]在本发明的上下文中，纳米线是导电或半导电的结构，其具有亚微米尺度的截面并且具有其范围从数百纳米至数微米的长度。纳米线可以是实心或空心结构，并且可以具有圆形或非圆形，例如，方形或矩形的截面。术语‘纳米管’在本申请中旨在包括单壁或多壁的纳米管。在优选的实施例中，纳米线是硅纳米线，其优选地具有氧化的外表面，如将在之后被更加详细地解释的那样。
[0038]可选地，衬底110可以可选地包括背栅极102，例如，在相对于其上形成掩埋的氧化层120的表面的表面处的金属化层。
[0039]在操作中，例如通过施加(至少部分)超过纳米线阈值电压的偏置电压波形，背栅极102被用于向包括第一纳米线沟道区域146a和第二纳米线沟道区域146b的场效应晶体管140提供偏置电压波形，使得将纳米线带入导电状态，使得根据施加在跨由源极区域142a和142b、第一纳米线沟道区域146a和第二纳米线沟道区域146b以及共同的漏极区域144形成的FET的驱动电流，电流将开始流过纳米线。由于第一纳米线区域146a和第二纳米线沟道区域146b被暴露于待测量的介质，例如诸如液体样品或气流之类的流体，因此这些沟道区域的阻抗取决于沟道区域与介质的相互作用。这在图2中被示出，其中，如箭头指出的四个不同的纳米线沟道区域的电流特性被示出。电流分布的不同倾斜是由与介质的不同的相互作用而引起的，例如，不同捕获事件特性。
[0040]就此而言，注意到被施加至FET 140阵列的共享漏极144的驱动电流可以具有任意适当的形式，例如，直流或交流。在应用交流的情况下，纳米线的阻抗将具有复数形式，即，包括实部和虚部。这进一步增强了感测FET 140的选择性，并且因阻抗在交变电流与颗粒的平移和旋转模式的本征频率或共振匹配时展现较大的变化的事实而进一步促进对具有特定尺寸的材料或粒子的可检测性。
[0041]在返回图1时，在纳米线146a和146b被氧化薄膜涂覆的情况下，氧化薄膜作为栅极氧化物，而介质作为栅极，其中浮置栅极电位取决于组成，例如介质的离子含量。纳米线沟道区域146a和146b可以进一步包括相同或不同的官能层(未示出)以与相同的或不同的特定的感兴趣的分析物相互作用，这类情况下，官能层可以被视为浮置栅极，因为它的电位将取决于官能层与感兴趣的分析物相互作用的量。这类官能层或结合层本身是已知的，并且为简明起见将不被进一步详细讨论。同样，例如，根据诸如ISFET和ENFET之类ChemFET的上述原理也是本身已知的，并且因此仅出于简明原因将不被进一步详细阐述。
[0042]IC 100进一步包括导电耦合至背栅极端子102的电压波形发生器150以用于产生包括多个交替的正值以及负值的电压脉冲的偏置电压波形。由电压波形发生器150产生的偏置电压波形通常是交替的波形，优选地但不必须在零值周围，其中，正幅值和负幅值中的至少一个是周期性增加的。因此，介质中的暴露于沟道区域146的带电粒子感测偏置电压引起的、为零或邻近零的时间平均电位，使得不存在作用于带电粒子的有效吸引力，从而阻止了由这类带电粒子导致的对感测表面的逐渐污染。已出人意料的发现，应用波形(用作在其相位中的一个相位的脉冲波形)基本上降低了传感器漂移并大幅提高了传感器的稳定性，当连续或连续增加的DC电压被施加为偏置电压时没有观察到效应。此外，这类脉冲式波形允许传感器的1-v特性的确定。
[0043]为此，周期性偏置电压波形可以具有足够高的频率，使得带电粒子太慢而无法响应波形的半个周期，在该半个周期期间，吸引力被施加在与半个周期的符号相比具有相反电荷的粒子上。备选地，在较低频率时，带电粒子可以展现平移的模式，其与由被施加的偏置电压波形产生的电位共振。
[0044]在这些情景中的每个情景中，只有与暴露的沟道区域具有额外的亲和性(例如，由于通过与沟道区域146上的官能层或结合层的特定的结合事件而获取的额外稳定性)的粒子将有效地结合至FET140的感测表面。在将带电的感兴趣的分析物结合至感测表面的情况下，必须小心，当施加低频周期性偏置电压波形时，排斥性的电位能量不超过带电的感兴趣的分析物对沟道区域146的结合层的特定结合能量，使得可以避免对带电的感兴趣的分析物的不希望的排斥。对于高频周期性偏置电压波形而言，这不构成担忧，因为该频率对带电的感兴趣的分析物的响应而言过高，使得带电的感兴趣的分析物仅感测到时间平均的(近)零电位。明显地，对于电中性的感兴趣的分析物而言，施加的周期性偏置电压波形的频率在很大程度上是无关的。
[0045]1C 100可以进一步包括用于处理由FET 140产生的信号的信号处理器160。因此，仅通过非限定性示例方式，在图1中，信号处理器被耦合至FET 140的单独的源极区域142a、142b，因为本领域的技术人员可容易的理解，可以在FET 140与信号处理器160之间应用任何适当的导电性耦合。信号处理器160适于将分析物测量从在所述信号采集周期(即，由偏置电压发生器150启用的一个或多个FET 140的周期)期间获取的分析物第一晶体管信号中导出。由于获取的信号的解读本身是已知的，因此仅为简明性起见而将不对其进一步进行详细阐述。在一个可替换实施例中，信号处理器160可以从1C 100被省略，在此情况下，例如源极区域142a、142b可以导电性地耦合至外部可访问的键合焊盘以促进对FET 140的感测信号的芯片外的评估。
[0046]图3描绘了周期性偏置电压波形的一个示例性实施例，其中，正的幅值周期性地增加，而负的幅值被保持为恒定。注意，由于波形的正幅值起始于小于波形的负幅值的值，但是周期性地增加(例如单调地增加)至大于负幅值的值，因此，在介质中的带电粒子经历的时间平均电位仍是(近)零电位，因而，通过施加的偏置电压阻止带电粒子对感测表面的吸引，使得在FET 140的感测表面处的任何结合事件由感兴趣的分析物与感测表面的亲和性来驱动。
[0047]应该理解，图3中的电压波形仅为非限定性的；其它波形(例如其中正的幅值被保持为恒定并且其中负的幅值周期性地增加)是同样可行的，只要由介质中的带电粒子感测的时间平均电位尽可能的或被要求接近于零。同样，尽管在偏置电压波形300中的脉冲是正弦形状的，但是应该理解其它脉冲波形同样可行，例如，方形、锯齿形等。在一个优选实施例中，每个电压脉冲的宽度(即，每个半周期)从0.1至100毫秒的范围内选择。
[0048]在图4中示出使用如图1所示的用于偏置感测FET 140的本发明的偏置电压波形的额外优点。顶窗格示出感测FET对连续增加的电压电位的响应。如在顶窗格中所见，这类直流偏置电压的扫描窗口的端点影响FET 140的源极-漏极电流特性以及阈值电压Vth，如在FET 140变为导电时的栅极电压变化的事实所示的那样。相对而言，当施加本发明的电压波形时，如在底窗格中所示的那样，FET 140的导通特性很大程度上独立于被施加的扫描窗口的尺度，因而改进FET 140的精确性和稳健性。
[0049]图5示意描绘了在传感器信号获取期间应用恒定偏置电压(左手边窗格)以及在传感器信号获取期间应用偏置电压波形300至FET140对在FET 140表面处的带电污染物累积的影响。对形成在例如SOI (诸如图1中所示的衬底110)上的FET 140而言，正的恒定偏置电压引起正的电位差存在于FET 140的暴露的感测表面和在暴露的感测表面之上的介质之间，使得除了感兴趣的分析物510之外，带负电的粒子520也被吸引至暴露的感测表面。带正电的粒子530被从暴露的感测表面排斥。相对而言，当将偏置电压波形300施加至作为FET 140背栅极的衬底110时，带电粒子520和530经历时间平均零电位，使得避免了在暴露感测表面处的带电粒子的累积，如图5的右手边窗格所示。
[0050]图6是以非限定性的示例性方式通过暴露Si纳米线FET 140所得的测量结果，该Si纳米线FET 140在绝缘体上硅(SOI)衬底中形成并通过使用A1203膜将硅纳米线146覆盖用作pH