一种接收机板卡及接收机的制作方法
【技术领域】
[0001]本发明涉及卫星导航技术领域，尤其涉及一种接收机板卡及接收机。
【背景技术】
[0002]目前全球卫星导航接收系统中，主要包括了主要包括了中国BDS(BeiDouNavigat1n Satellite System，北斗卫星导航系统)、美国 GPS (Global Navigat1nSatellite System，全球定位系统)、俄国格洛纳斯(GL0NASS)和欧洲伽利略(Galileo)，每个卫星系统又有多个频点信号，加在一起有十几个频点。为设计能容纳更多频点的多模多频接收机，基带中的卫星跟踪通道可能会达到几百个，基带处理模块与定位解算模块每一次的数据交互量会达到1K左右。卫星导航接收机基带处理模块与定位解算模块通信方法主要有两种方式:第一种方式:定位解算模块中的CPU (Central Processing Unit，处理器)通过总线访问基带处理模块中的寄存器；第二种方式定位解算模块中的CPU通过总线方式访问基带处理模块中的单个RAM (Random Access Memory，随机存储器)的数据。
[0003]上述第一种方式，基带处理模块每隔一定时间将卫星数据锁存到寄存器组中，然后定位解算模块中的CPU通过总线读写寄存器中的数据，因此，这种方式中的总线数据更新速率由基带处理模块的时钟控制，通信效率很低，一般最大也只能达到几十兆的通信速率；此外，将所有卫星通道寄存器通过一个数据选择器与地址逻辑连接，影响基带处理模块FPGA综合布线的成功率。
[0004]上述第二种方式，使用单个RAM作为总线与基带之间的数据缓冲，一方面会导致基带处理模块内部布线时RAM的扇入太大，另一方面，传统单口 RAM只有一个数据地址端口，读写不能同时进行，通信效率较低。此外，基带处理模块将所有卫星通道的数据都写入至IJ一个RAM中需要较长时间，降低了通信时总线利用效率，且当通道足够多时，有可能不能满足卫星跟踪所需的实时处理时间。
[0005]综上，目前亟需一种稳定可靠的方法用于实现基带处理模块与定位解算模块之间的数据交互。
【发明内容】
[0006]本发明实施例提供一种接收机板卡，用以提高基带处理模块与定位解算模块之间的数据交互能力。
[0007]本发明实施例提供的一种接收机板卡，包括射频模块、基带处理模块和定位解算模块，所述射频模块与所述基带处理模块连接，所述基带处理模块与所述定位解算模块通过外部存储器接口 EMIF总线连接；所述基带处理模块包括N个双口 RAM ;所述射频模块用于通过对接收到的卫星导航信号进行处理得到卫星数字中频信号，并将所述卫星数字中频信号发送给所述基带处理模块；
[0008]所述基带处理模块用于根据接收到的所述卫星数字中频信号得到第一数据，将所述第一数据写入N个双口 RAM中，并向所述定位解算模块发送第一指令；以及在接收到第二指令的情况下，从所述N个双口 RAM中读取第二数据；N为大于I的整数；
[0009]所述定位解算模块用于在接收到所述第一指令的情况下，通过所述EMIF总线从所述N个双口 RAM中读取所述第一数据；根据所述第一数据，得到所述第二数据，以及通过所述EMIF总线将所述第二数据写入所述N个双口 RAM中，并向所述基带处理模块发送第二指令。
[0010]较佳地，所述双口 RAM包括第一读写端口和第二读写端口 ；
[0011 ] 所述基带处理模块用于将所述第一数据通过所述第一读写端口写入所述N个双口 RAM中，以及通过所述第一读写端口从所述N个RAM中读取所述第二数据；
[0012]所述定位解算模块用于将所述第二数据通过所述第二读写端口写入所述N个双口 RAM中，以及通过所述第二读写端口从所述N个双口 RAM中读取所述第一数据。
[0013]较佳地，所述基带处理模块通过所述第一读写端口读写数据的速度由第一时钟信号控制；
[0014]所述定位解算模块通过所述第二读写端口读写数据的速度由第二时钟信号控制。
[0015]较佳地，所述双口 RAM包括第一存储区域和第二存储区域；
[0016]所述基带处理模块还包括第一读写选择单元；所述第一读写选择单元用于将所述第一数据选择性地写入N个所述第一存储区域或N个所述第二存储区域，以及选择性地从N个所述第一存储区域或N个所述第二存储区域读取所述第二数据；
[0017]所述定位解算模块还包括第二读写选择单元；所述第二读写选择单元用于将所述第二数据选择性地写入N个所述第一存储区域或N个所述第二存储区域，以及选择性地从N个所述第一存储区域或N个所述第二存储区域读取所述第一数据；
[0018]所述第一读写选择单元写入第一数据的存储区域与所述第二读写选择单元写入所述第二数据的存储区域不同。
[0019]较佳地，所述第一读写选择单元包括与所述N个RAM--对应的N个内部逻辑控制;
[0020]所述第一读写选择单元用于将所述第一数据选择性地写入N个所述第一存储区域或N个所述第二存储区域，以及选择性地从N个所述第一存储区域或N个所述第二存储区域读取所述第二数据，包括:
[0021 ] 所述N个内部逻辑控制通过写逻辑将所述第一数据选择性地写入N个所述第一存储区域或N个所述第二存储区域，以及通过读逻辑选择性地从N个所述第一存储区域或N个所述第二存储区域读取所述第二数据。
[0022]较佳地，所述第二读写选择单元包括EMIF总线控制器；所述基带处理模块还包括RAM选择逻辑；
[0023]所述第二读写选择单元用于将所述第二数据选择性地写入N个所述第一存储区域或N个所述第二存储区域，以及选择性地从N个所述第一存储区域或N个所述第二存储区域读取所述第一数据，包括:
[0024]所述EMIF总线控制器通过所述RAM选择逻辑将所述第二数据选择性地写入N个所述第一存储区域或N个所述第二存储区域，以及选择性地从N个所述第一存储区域或N个所述第二存储区域读取所述第一数据。
[0025]较佳地，所述第一数据包括各卫星IQ通道累加量、码片计数值，码周计数值、载波周计数值；所述第二数据包括移位寄存器抽头字、移位寄存器初始状态字、移位寄存器截止状态、载波频率控制字、载波相位控制字、码频率控制字、码相位控制字。
[0026]较佳地，所述基带处理模块为现场可编程门阵列模块FPGA ;所述定位解算模块为数字信号处理器DSP。
[0027]较佳地，所述定位解算模块包括增强型直接内存存取EDMA控制器；
[0028]所述EDMA控制器用于控制所述EMIF总线从所述N个双口 RAM中读取所述第一数据，以及控制所述EMIF总线将所述第二数据写入所述N个双口 RAM中。
[0029]本发明实施例提供的一种接收机，包括天线以及上述实施例所述的接收机板卡；
[0030]所述天线，用于接收卫星导航信号，并将所述卫星导航信号发送给所述接收机板卡。
[0031]本发明实施例中的接收机板卡包括射频模块、基带处理模块和定位解算模块，射频模块与基带处理模块连接，基带处理模块与定位解算模块通过EMIF总线连接；基带处理模块包括N个双口 RAM ;射频模块用于通过对接收到的卫星导航信号进行处理得到卫星数字中频信号，并将所述卫星数字中频信号发送给基带处理模块；基带处理模块用于根据卫星数字中频信号得到第一数据，将第一数据写入N个双口 RAM中，并向定位解算模块发送第一指令；以及在接收到第二指令的情况下，从N个双口 RAM中读取第二数据；N为大于I的整数；定位解算模块接收用于在接收到第一指令的情况下，通过EMIF总线从N个双口 RAM中读取第一数据；根据第一数据，得到第二数据，通过EMIF总线将第二数据写入到N个双口RAM中，并向基带处理模块发送第二指令。本发明实施例中基带处理模块和定位解算模块采用基于EMIF总线和N个双口 RAM的数据通信方式，使得基带处理模块能够以并行的方式同时对N个双口 RAM进行读写，有效缩短了基带处理模块读写RAM的时间，提高了基带处理模块FPFA综合布线的成功率；而且，通过EMIF总线和N个双口 RAM有效提高了基带处理模块与定位解算模块之间的数据交互的能力。
【附图说明】
[0032]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0033]图1为本发明实施例提供的一种接收机板卡的结构示意图；
[0034]图2为本发明实施例提供的一种接收机板卡的具体结构示意图；
[0035]图3为本发明实施例提供的一种数据交互示意图；
[0036]图4为本发