一种通用fpga测试系统的制作方法
【技术领域】
[0001]本实用新型涉及电子技术领域，特别涉及FPGA应用技术领域，具体是指一种通用FPGA测试系统。
【背景技术】
[0002]FPGA(Field — Programmable Gate Array)，即现场可编程门阵列，是目前常用的电子设备，其具有可编程，应用简便，适用范围广的特点。
[0003]在FPGA的实际应用中，需要一种针对FPGA代码功能和效率进行测试和分析的评估系统，适用于基于FGPA进行系统开发的团队对其设计的FPGA代码进行全面和真实的测试和验证。
[0004]而在现有的FPGA测试系统中，被测试代码的约束条件和布局布线往往与实际的应用场景存在较大差别，测试结果无法真实反映实际FPGA程序的工作状态，从而进一步加大了 FPGA测试验证的工作量。
[0005]因此，如何提供一种能够更准确反映FPGA实际工作状态，从而提高测试数据准确性，保证测试效率的通用FPGA测试系统成为本领域亟待解决的问题。
【实用新型内容】
[0006]本实用新型的目的是克服了上述现有技术中的缺点，提供一种通过上位机与测试板连接，方便测试人员将特定的测试程序加载到测试板，从而能够针对不同的FPGA提供相应的测试程序，进而能够更准确地反映FPGA实际工作状态，提升测试数据准确性，保证测试效率，且应用方式简便，实现成本较为低廉的通用FPGA测试系统。
[0007]为了实现上述的目的，本实用新型的通用FPGA测试系统具有如下构成:
[0008]该通用FPGA测试系统包括测试板和上位机。
[0009]其中，所述的测试板包括:测试芯片、通用处理器和插接件。所述的测试芯片用以运行FPGA测试程序、统计程序并生成测试数据；所述的通用处理器用以运行应用程序，控制所述的测试芯片与所述上位机之间的数据交互；所述的插接件用以实现所述的测试芯片与待测FPGA目标板之间的数据交互。
[0010]所述的上位机用以显示所述的测试数据，并根据操作将测试程序及应用程序分别加载到所述的测试芯片与所述的通用处理器。
[0011]该通用FPGA测试系统中，所述的测试板还包括时钟管理芯片和电源管理芯片，所述的时钟管理芯片和电源管理芯片分别用以向所述的测试芯片提供时钟源和电源，所述的测试芯片通过所述的插接件向所述的待测FPGA目标板提供所述的时钟源和电源。
[0012]该通用FPGA测试系统中，所述的通用处理器为Power PC微处理器。
[0013]该通用FPGA测试系统中，所述的Power PC微处理器高速串行总线连接所述的测试芯片。
[0014]该通用FPGA测试系统中，所述的测试板还包括网络芯片和千兆以太网口，所述的Power PC微处理器顺序通过所述的网络芯片和千兆以太网口连接所述的上位机。
[0015]该通用FPGA测试系统中，所述的测试板还包括DDR接口和测试板JTAG接口，所述的DDR接口和测试板JTAG接口均连接所述的测试芯片，所述的DDR接口还连接所述的通用处理器。
[0016]该通用FPGA测试系统中，所述的待测FPGA目标板包括FPGA芯片和测试板接口。
[0017]其中，所述的FPGA芯片用以根据所述的测试芯片运行的FPGA测试程序的控制运行待测的FPGA程序；所述的测试板接口用以连接所述的测试板的插接件，实现所述的测试芯片与所述的FPGA芯片之间的数据交互。
[0018]该通用FPGA测试系统中，所述的待测FPGA目标板还包括目标板JTAG接口，所述的目标板JTAG接口连接所述的FPGA芯片。
[0019]采用了该实用新型的通用FPGA测试系统，其包括测试板和上位机。其中测试板包括测试芯片、通用处理器和插接件。所述的测试芯片用以运行FPGA测试程序、统计程序并生成测试数据；所述的通用处理器用以运行应用程序，并控制所述的测试芯片与所述上位机之间的数据交互；上位机则用以显示所述的测试数据，并根据操作将测试程序及应用程序分别加载到所述的测试芯片与所述的通用处理器。从而，测试人员能够方便地利用上位机，并针对不同的待测FPGA，将特定的测试程序、统计程序和应用程序加载到测试板，进而能够更准确地反映待测FPGA的实际工作状态，提升测试数据准确性，保证测试效率，且本实用新型的通用FPGA测试系统应用方式简便，实现成本也较为低廉。
【附图说明】
[0020]图1为本实用新型的通用FPGA测试系统的系统框图。
【具体实施方式】
[0021]为了能够更清楚地理解本实用新型的技术内容，特举以下实施例详细说明。
[0022]请参阅图1所示，为本实用新型的通用FPGA测试系统的系统框图。
[0023]在一种实施方式中，该通用FPGA测试系统具体包括测试板和上位机。
[0024]其中，所述的测试板包括:测试芯片、通用处理器和插接件。所述的测试芯片用以运行FPGA测试程序、统计程序并生成测试数据；所述的通用处理器用以运行应用程序，控制所述的测试芯片与所述上位机之间的数据交互；所述的插接件用以实现所述的测试芯片与待测FPGA目标板之间的数据交互。
[0025]所述的上位机用以显示所述的测试数据，并根据操作将测试程序及应用程序分别加载到所述的测试芯片与所述的通用处理器。
[0026]在一种较优选的实施方式中，所述的测试板还包括时钟管理芯片和电源管理芯片，所述的时钟管理芯片和电源管理芯片分别用以向所述的测试芯片提供时钟源和电源，所述的测试芯片通过所述的插接件向所述的待测FPGA目标板提供所述的时钟源和电源。
[0027]在另一种较优选的实施方式中，所述的通用处理器为Power PC微处理器。该PowerPC微处理器高速串行总线连接所述的测试芯片。且所述的测试板还包括网络芯片和千兆以太网口，所述的Power PC微处理器顺序通过所述的网络芯片和千兆以太网口连接所述的上位机。
[0028]在进一步优选的实施方式中，所述的测试板还包括DDR接口和测试板JTAG接口，所述的DDR接口和测试板JTAG接口均连接所述的测试芯片，所述的DDR接口还连接所述的通用处理器。
[0029]在更优选的实施方式中，所述的待测FPGA目标板包括FPGA芯片、测试板接口和目标板JTAG接口。其中，所述的FPGA芯片用以根据所述