的测试芯片运行的FPGA测试程序的控制运行待测的FPGA程序；所述的测试板接口用以连接所述的测试板的插接件，实现所述的测试芯片与所述的FPGA芯片之间的数据交互。所述的目标板JTAG接口连接所述的FPGA芯片。
[0030]在实际应用中，本实用新型的通用FPGA测试系统主要用以针对基于FPGA的代码进行板级的功能和性能测试。其功能是通过以下方式得以实现的。
[0031]整个通用FPGA测试系统由目标板、测试板、上位机、测试软件和人机界面等部分组成，通过加载不同的测试程序和软件实现相应的测试功能。
[0032]目标板是被测FPGA软件的承载板卡，主要是根据实际项目中所采用的FPGA芯片所定制的核心板。测试板是测试程序、统计程序和上位机接口软件的承载板卡，主要功能是运行测试程序，向测试板卡发送测试数据，从测试板卡接收被测试软件的输出数据，并进行相应的统计分析，根据需要将输出数据或者分析数据发送给上位机。上位机主要用于显示被测试应用程序的输出数据和应用程序运行状况的统计数据，另外测试程序可以通过上位机在线加载。
[0033]测试系统具体包括以下各部分:
[0034]目标板，主要包含被测试FPGA芯片，JTAG接口以及与测试板的接口。被测试FPGA芯片时钟和电源由测试板提供，可通过测试板FPGA控制。目标板与测试板间的接插件，提供被测试FPGA和测试FPGA间的数据交互通路。
[0035]测试板:包含时钟管理、电源管理、测试FPGA芯片、POWER PC芯片、网络接口芯片、DDR和JTAG接口等组成。时钟管理为整个系统提供时钟源；电源管理为整个系统提供相应的电源；测试FPGA芯片运行测试程序、统计程序、控制目标板的时钟和电源管理、与被测试FPGA芯片交互测试数据和运行结果数据；GPP为通用处理器，本方案拟采用POWER PC，负责测试芯片与上位机之间利用Rapid 1高速串行总线和千兆以太网口进行数据传输，GPP的应用使得整个系统具有良好的扩展性。
[0036]上位机:提供人机界面，显示采集的数据和统计数据等信息。另外，测试FPGA芯片上的各种测试程序和GPP上的应用程序可以通过上位机在线加载。上位机可以为测试人员提供有好的测试界面，所有测试数据、测试信息、控制信息都将通过人机界面展现给测试人员。
[0037]采用了该实用新型的通用FPGA测试系统，其包括测试板和上位机。其中测试板包括测试芯片、通用处理器和插接件。所述的测试芯片用以运行FPGA测试程序、统计程序并生成测试数据；所述的通用处理器用以运行应用程序，并控制所述的测试芯片与所述上位机之间的数据交互；上位机则用以显示所述的测试数据，并根据操作将测试程序及应用程序分别加载到所述的测试芯片与所述的通用处理器。从而，测试人员能够方便地利用上位机，并针对不同的待测FPGA，将特定的测试程序、统计程序和应用程序加载到测试板，进而能够更准确地反映待测FPGA的实际工作状态，提升测试数据准确性，保证测试效率，且本实用新型的通用FPGA测试系统应用方式简便，实现成本也较为低廉。
[0038]在此说明书中，本实用新型已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本实用新型的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。
【主权项】
1.一种通用FPGA测试系统，其特征在于，包括测试板和上位机，其中，所述的测试板包括: 测试芯片，用以运行FPGA测试程序、统计程序并生成测试数据； 通用处理器，用以运行应用程序，控制所述的测试芯片与所述上位机之间的数据交互；以及 插接件，用以实现所述的测试芯片与待测FPGA目标板之间的数据交互； 所述的上位机，用以显示所述的测试数据，并根据操作将测试程序及应用程序分别加载到所述的测试芯片与所述的通用处理器。2.根据权利要求1所述的通用FPGA测试系统，其特征在于，所述的测试板还包括时钟管理芯片和电源管理芯片，所述的时钟管理芯片和电源管理芯片分别用以向所述的测试芯片提供时钟源和电源，所述的测试芯片通过所述的插接件向所述的待测FPGA目标板提供所述的时钟源和电源。3.根据权利要求1所述的通用FPGA测试系统，其特征在于，所述的通用处理器为PowerPC微处理器。4.根据权利要求3所述的通用FPGA测试系统，其特征在于，所述的PowerPC微处理器高速串行总线连接所述的测试芯片。5.根据权利要求3所述的通用FPGA测试系统，其特征在于，所述的测试板还包括网络芯片和千兆以太网口，所述的Power PC微处理器顺序通过所述的网络芯片和千兆以太网口连接所述的上位机。6.根据权利要求1所述的通用FPGA测试系统，其特征在于，所述的测试板还包括DDR接口和测试板JTAG接口，所述的DDR接口和测试板JTAG接口均连接所述的测试芯片，所述的DDR接口还连接所述的通用处理器。7.根据权利要求1至6中任一项所述的通用FPGA测试系统，其特征在于，所述的待测FPGA目标板包括: FPGA芯片，用以根据所述的测试芯片运行的FPGA测试程序的控制运行待测的FPGA程序; 测试板接口，用以连接所述的测试板的插接件，实现所述的测试芯片与所述的FPGA芯片之间的数据交互。8.根据权利要求7所述的通用FPGA测试系统，其特征在于，所述的待测FPGA目标板还包括目标板JTAG接口，所述的目标板JTAG接口连接所述的FPGA芯片。
【专利摘要】本实用新型涉及一种通用FPGA测试系统，属于电子技术领域。该系统包括测试板和上位机。其中测试板包括测试芯片、通用处理器和插接件。测试芯片用以运行FPGA测试程序、统计程序并生成测试数据；通用处理器用以运行应用程序，并控制所述的测试芯片与所述上位机之间的数据交互；上位机则用以显示所述的测试数据，并根据操作将测试程序及应用程序分别加载到所述的测试芯片与所述的通用处理器。通过该系统，测试人员能够方便地利用上位机，并针对不同的待测FPGA，将特定的测试程序、统计程序和应用程序加载到测试板，进而能够更准确地反映待测FPGA的实际工作状态，提升测试数据准确性，保证测试效率。
【IPC分类】G01R31/3181, G01R31/317
【公开号】CN204631211
【申请号】CN201520362859
【发明人】杜欣军
【申请人】上海鑫皇实业有限公司
【公开日】2015年9月9日
【申请日】2015年5月29日