一种bds/gps定位导航系统的教学与开发平台的制作方法
【专利摘要】本实用新型涉及一种BDS/GPS定位导航系统的教学与开发平台，该平台包括BDS/GPS射频模块、ZYNQ全可编程SOC器件、总线接口、惯性导航模块。其中BDS/GPS射频模块为可配置频点的射频下变频滤波模块；ZYNQ全可编程SOC器件为集成两个ARM处理器与硬件可编程逻辑FPGA的SOC器件；惯性导航模块集成了高精度的陀螺仪、加速度计与地磁场传感器。该平台可通过演示该过程完成教学功能；可实现原始中频数据的采集；可结合惯性导航模块数据与卫星定位信息完成惯性辅助导航功能，为用户开发惯性辅助导航提供平台。
【专利说明】
一种BDS/GPS定位导航系统的教学与开发平台
技术领域
[0001]本实用新型涉及一种教学与开发平台，尤其是涉及BDS与GPS定位导航系统的教学与开发的平台。【背景技术】
[0002]卫星定位导航系统是国家信息基础设施建设之一，也是国家科技水平和经济实力的象征。我国北斗系统的建成，大大推进了我国信息基础设施，提高了我国的经济社会和军事信息化水平。因而北斗卫星导航定位系统精度的提供，性能的提升以及北斗设备的普及对我国信息基础建设至关重要。[〇〇〇3]在卫星定位导航系统教学中，主要通过书本与软件仿真实施教学，没有使用真实采样的接收机数据作依据来进行分析，使教学时采用的方法难以对实际真实的数据进行处理，造成理论与实际的偏差，从而使一些理论上深入研究的成果在实际运用实现时遇到许多难以解决的问题。
[0004]对于卫星定位导航系统的研究起点较高，不易掌握，不少企业或高校试图踏入该领域，却因使用的教学与开发平台开放数据的程度较少而浪费大量宝贵的时间。[〇〇〇5]导航卫星信号受诸多因素影响，使定位精度与动态性能难以满足某些高精度或高动态性的场合，惯性辅助导航成为一个新的有效的改善方法，但因市场少有能提供惯性辅助导航开发研究的平台，使之难以起步。
【发明内容】
[0006]本实用新型针对上述问题，公开了一种理论与实际相结合的北斗BDS与GPS
[0007]定位导航系统的教学与开发平台，其采用BDS/GPS射频模块、ZYNQ全可编程S0C器件、惯性导航模块、DDR内存与总线接口，实现BDS/GPS定位导航系统的教学平台与开发平台。
[0008]本实用新型的技术方案是:
[0009]一种BDS/GPS定位导航系统的教学与开发平台，用于实现北斗BDS与GPS定位导航系统的教学与开发，由此，本实用新型提出的BDS/GPS定位导航系统的教学与开发平台包括北斗BDS/GPS射频模块、ZYNQ全可编程S0C器件、惯性导航模块、DDR内存与总线接口。
[0010]所述BDS/GPS射频模块，为RNSS射频集成电路，负责将天线接收到的高频卫星信号进行下变频，然后以中频数字信号输出给FPGA进行中频处理，该模块可以配置的频点有GPS L1、GPS L2、GPS L5、BD2 B1、BD2 B2、BD2 B3、GL0NASS L1。[〇〇11]所述惯性导航模块，集成高精度的陀螺仪、加速度计、地磁场传感器与姿态解算器，这些传感器数据将传送到ARM1处理器为惯性辅助导航提供数据支持。
[0012] 所述ZYNQ全可编程S0C器件，包含现场可编程门阵列FPGA和可编程的双核ARM处理器ARM0与ARM1JPGA接收来自BDS/GPS射频模块输出的数字中频信号，然后对数字中频信号进行捕获与跟踪。ARM0首先进行跟踪算法的控制，然后在跟踪后的彳目号中提取卫星电文{目号，并对电文进行解算和定位。ARM1采集惯性导航模块输出的数据并结合ARMO的电文解算数据进行分析运算完成惯性辅助导航。[〇〇13] 所述DDR内存为DDR3内存，工作在533Mhz主频下共有容量256MB，处理器ARM0与 ARM1共享该内存空间，但在不同的地址区间运行各自的程序，此外处理器也使用DDR内存来缓存来自FPGA实时采集的数据。
[0014] 所述总线接口包括USB口，网口ETHJTAG口，扩展口与两个串口UART0和UART1。其中USB 口与网口 ETH用于高速传输FPGA采集的数据，JTAG 口用于平台在教学研发过程中调试和下载程序，扩展口用于采集数据输出或外部数字信号导入。串口 UART0用于定位信息结果的打印，UART1用于对ARM处理的功能交互。[〇〇15]定位导航系统的BDS/GPS天线接收来自卫星的射频信号;BDS/GPS射频模块对来自卫星的射频信号进行下变频滤波处理，将接收到的射频信号转换为可以处理的数字中频信号;FPGA接收数字中频信号并进行基带处理，即在FPGA利用捕获算法对数字中频信号进行捕获从而初步确定接收到的信号来自于哪些卫星;然后继续在FPGA中利用跟踪算法并行对卫星进行跟踪，FPGA跟踪卫星成功后将得到该卫星发送的电文信号；处理器ARM0对多颗卫星的电文信号进行解算，然后使用定位算法计算出当前所在的位置;处理器ARM1采集惯性导航模块的传感器数据与ARM0解算的电文和计算的位置等信息，并利用惯性辅助导航算法实现惯性辅助深组合定位。[〇〇16]数据高速采集，处理器ARM1可在ARM0进行卫星定位解算的同时向FPGA发出指令使 FPGA开始高速采集来自BDS/GPS射频模块的数字中频信号，采集的数字信号存储于FPGA中构建的FIFO存储器中；ARM1使用DMA技术快速将FIFO存储器中的数据传送到内存DDR内存中，并使用千兆以太网口快速将DDR内存中存储的数据实时发送到PC上位机。因ARM1使用 DMA传送数据的速率和1000M以太网口的速率都大于FPGA中采集数字中频信号的速率，所以可以实现数字中频信号的实时采集。卫星定位系统的中间处理数据也以同样的方式完成数据采集。[〇〇17]本实用新型的有益效果是。
[0018]1.由于主要功能集成在ZYNQ全可编程S0C器件上，并且射频模块与惯性导航模块都是集成化模块，大大缩小教学平台的体积的同时也提高了系统稳定性。
[0019]2.由于本实用新型实现BDS/GPS的位置定位导航系统并可选择输出相关的部分中间数据，从信号采集开始到电文解析，再到位置定位，帮助用户更直观更真实的理解定位的流程与原理。
[0020]3.本实用新型实现高速数据采集，对来自射频输出的原始数字中频信号进行采集，使用户在利用数字中频信号研究提高定位系统的性能时能更加贴近真实情况，有助于减少了理论研究与实际实现的偏差，使用户的研究成果能够更快地转换为实际的产品。
[0021]4.本实用新型开放一个处理器ARM1给用户自由编程，并预留扩展接口与集成惯性导航模块，这便于用户自行添加外部传感器并结合惯性导航模块实时传输的传感器数据进行惯性辅助导航开发，为惯性辅助导航提供了方便实用的BDS/GPS定位导航系统的开发平台。【附图说明】
[0022]图1是一种BDS/GPS定位导航系统的教学与开发平台的硬件结构框图。[〇〇23]图2是一种BDS/GPS定位导航系统的教学与开发平台的工作原理示意图。【具体实施方式】
[0024]下面结合说明书附图对本实用新型的技术方案作进一步的详细说明。[〇〇25]参见图1，本实用新型包括BDS/GPS射频模块001、惯性导航模块002、DDR内存003、 ZYNQ全可编程S0C器件004、USB控制器005、千兆以太网控制器006、串口RS232电平转换器 007、扩展口 008、USB口 009、网口ETH010、串口UART0011 与 UART1012。其中 USB 控制器005、千兆以太网控制器006、串口 RS232电平转换器007、扩展口 008、USB 口 009、网口 ETH010、串口 UART0011与UART1012为平台的总线接口部分，USB口009与网口ETH010为高速数据接口，为平台提供高速实时输出数据的能力，串口UART0011与UART1012为本平台的定位结果输出接口与交互接口，扩展口008是为用户提供的开放性输入输出接口，可接各种支持TTL电平的外设或传感器。[〇〇26]参见图2是本教学研发平台的工作原理示意图。天线016接收BDS/GPS卫星信号，通过BDS/GPS天线接口 015送到BDS/GPS射频模块001中；BDS/GPS射频模块001将接收到的信号进行下变频并滤波，然后转为数字中频信号;数字中频信号经过FPGA017中的捕获模块021 然后在跟踪模块022下完成卫星信号的捕获与跟踪;ARM处理器0018从跟踪完成后的信号中提取卫星电文，然后对卫星电文进行解算计算出当前平台所在定位位置；电文信息与定位位置信息通过串口 UART0011输出到上位机014中供用户使用。[〇〇27]FPGA017接收到数字中频信号后，在ARM处理器1019的控制下完成中频信号的高速采集。中频数字信号的采样频率为62Mhz，中频数字信号的位宽为4bi t，在FPGA017中将数字信号存储于构建的FIFO中，然后ARM处理器1019使用DMA方式将FIFO的数据缓存到DDR内存 003中，然后再使用通过千兆网口ETH010将DDR中缓存的数据传送到上位机014中，实现原始数字中频信号的高速采集。[〇〇28]惯性导航模块002在ARM处理器1019的控制下，将传感器数据存入DDR003中，用户可通过上位机014发出指令将惯性导航数据输出到上位机014供用户在自己的电脑上分析惯性数据与位置定位数据研究惯性辅助导航算法，完成算法研究后可通过JTAG 口 013将程序下载到ARM处理器1019中调试与测试，以完成惯性辅助定位导航的研究开发。
【主权项】
1.一种BDS/GPS定位导航系统的教学与开发平台，其特征在于:其包括BDS/GPS射频模 块(001)、惯性导航模块(002)、DDR内存(003)、ZYNQ全可编程SOC器件(004)、总线接口 (023)；所述BDS/GPS射频模块(001)为RNSS射频集成电路，其作用是将射频天线接收到高频信 号进行下变频、滤波和采样，转换为可以处理的数字中频信号，支持的频点有GPS L1、GPS L2、 GPS L5、BD2 B1、BD2 B2、BD B3、GLONASS L1;所述惯性导航模块(002)集成了高精度的陀螺仪、加速度计、地磁场传感器与姿态解算 器，模块将这些传感器数据输出给ZYNQ全可编程SOC器件，为惯性辅助导航的开发提供数据 支持；所述DDR内存(003 )为DDR3内存，用于处理器ARM0与处理器ARM1的运行内存，也用着数 据采集的临时存储器；所述ZYNQ全可编程SOC器件(004)包含了可编程逻辑器件FPGA(017)和两个ARM处理器 (018、019)，FPGA(017)对数字中频信号进行数据高速采集(020)、捕获(021)与跟踪(022)将 数字中频信号转换为电文;ARM处理器(018)完成对基带的算法控制，对电文进行解析并计 算出位置信息;ARM处理器(019)根据电文信息与惯性导航模块输出的信息进行组合分析计 算出更准确的位置信息;ARM处理器(019)控制协调FPGA(017)、DDR内存(003)与千兆以太网 接口( 010)完成对原始数字中频信号的采集；所述总线接口(023)包括USB接口(009)、千兆以太网接口(010)、串口UARTO(Oll)与 UART1 (012)，实时采集的数字中频信号通过USB接口(009)或千兆以太网接口(010)高速实 时地传送到PC上位机(014)，卫星电文信息、位置信息、惯性辅助导航信息通过串口(011与 012)实时传送到PC上位机(014)，供用户分析处理，实现惯性辅助导航开发平台。
【文档编号】G01S19/33GK205594167SQ201620366039
【公开日】2016年9月21日
【申请日】2016年4月26日
【发明人】张海呈, 蔡伟
【申请人】重庆卓观科技有限公司