一种应用于阵列系统的高精度低功耗三段式tdc电路的制作方法
【技术领域】
[0001] 本发明涉及一种可应用于阵列系统中的新型高精度低功耗三段式时间数字转换 (TDC)电路，该电路有效地节省了面积并降低了功耗，故可较好地应用于像素阵列时间测量 系统中。
【背景技术】
[0002] 时间数字转换器（Time Digital Converter，TDC)是一种常见的用于时间测 量的数模混合电路，它可将时间间隔进行量化并形成高精度的数字值，并实现数字输出。 R0IC(Readout Circuit)是红外探测系统中的关键模块，而时间数字转换器作为时间测量 电路，可将被测时间模拟量转换为数字信号，是构成R0IC的核心模块。在特定的测量范围 内提高测量精度对阵列式TDC十分关键，其中测量精度与电路面积正相关。而像素阵列的 应用条件，面积和功耗的限制极大地增加了 TDC量化性能实现的技术难度，在保证一定测 量范围的前提下，导致目前阵列式TDC仍存在精度无法进一步降低的情况。
[0003] -般的三段式结构由于存在更细的误差提取及量化的过程，被测量时间初始时刻 相位如有偏差，则无法实现同时检测；另外，大阵列中三段式TDC结构的中段时间余量需要 细量化，这样又要求采用并列结构，功耗和资源又成问题。因此单像素高精度三段式TDC结 构很难用于大阵列中。目前来看，适用于大阵列的阵列式TDC主要集中在两段式结构上，且 由于电路面积的限制，复杂的两段式TDC结构不适用，而简单的两段式TDC结构又由于宽量 程的约束，限制了精度的降低。因此阵列型TDC的精度很难进一步提高，迫切需要设计出适 用于阵列使用的新结构，突破精度的制约。因此，阵列TDC的发展仍存在巨大空间。本设计 提出的三段式TDC电路在一定程度上解决了面积和功耗的限制性问题，对阵列系统的应用 具有很大的意义。
【发明内容】
[0004] 发明目的：为了克服现有技术中存在的不足，本发明提供一种新型结构的三段式 时间数字转换电路，相比传统的两段式TDC结构，不仅可以实现宽范围、高精度的测量，同 时简化了电路结构，并减小了系统的面积和功耗。
[0005] 技术方案：为实现上述目的，本发明采用的技术方案为：
[0006] -种应用于阵列系统的高精度低功耗三段式TDC电路，包括低频时钟输出控制电 路、低段位时间数字转换电路、中段位时间数字转换电路和高段位时间数字转换电路，时间 间隔的测量由低段位时间数字转换电路、中段位时间数字转换电路和高段位时间数字转换 电路三部分分段量化完成，实现7bit+2bit+4bit三段计数的功能；
[0007] 低段位时间数字转换电路包括压控延迟线环振电路和低段位锁存传输电路，通过 压控延迟线环振电路完成低段量化时间的记录；
[0008]中段位时间数字转换电路包括中段位异步减法计数/锁存传输电路，利用压控延 迟线环振电路产生的信号作为控制信号，通过中段异步减法计数电路完成中段量化时间的 记录；
[0009] 高段位时间数字转换电路包括高段位线性反馈移位计数/传输电路，利用中段异 步减法计数电路产生的信号作为控制信号，通过线性反馈移位计数电路完成高段量化时间 的记录；
[0010] 低段位时间数字转换电路、中段位时间数字转换电路和高段位时间数字转换电路 的量化结果均通过锁存电路进行存储，在读取数据时全部通过高段位线性反馈移位计数/ 传输电路以二进制形式进行串行输出。
[0011] 具体的，低频时钟输出控制电路的输入信号为低频时钟信号L_CK、起始信号EN和 终止信号STOP，输出信号为时钟信号LCK_0UT。
[0012] 具体的，低段位时间数字转换电路包括压控延迟线环振电路和低段位锁存传输电 路，压控延迟线环振电路的输入信号为起始信号EN，输出信号经低段位锁存传输电路串行 传输并组成串行输出数据的低段位信号；压控延迟线环振电路包括由四级延迟单元构成的 压控环振单元，延迟单元的压控信号为稳定的外部偏置电压，级延迟单元的四个输出作为 压控环振单元的四个节点；起始信号EN上升沿作为压控延迟线环振电路的门控信号，压控 环振单元的四个节点循环产生八个节点状态，实时变化的节点状态输入低段位D触发器的 状态端口，当终止信号STOP上升沿到来时，节点状态通过低段位D触发器进行锁存，当起始 信号EN下降沿到来时，锁存信号通过高段位线性反馈移位计数/传输电路进行串行输出， 通过译码表得到相应节点状态所对应的译码值m，低段位量化值为（m/8) ?tuU为低段位 D触发器的周期。
[0013] 具体的，中段位时间数字转换电路包括中段位异步减法计数/锁存传输电路，设 置有中段位异步减法计数和中段位锁存传输和两种工作模式，中段位异步减法计数/锁存 传输电路的输入信号为时钟信号LCK_0UT、起始信号EN和终止信号STOP，输出信号在中段 位锁存传输模式下串行传输并组成串行输出数据的中段位信号；中段位异步减法计数模式 时，中段位异步减法计数/锁存传输电路引入低段位时间数字转换电路的高位信号，并将 该高位信号作为中段位异步减法计数/锁存传输电路的时钟控制信号；中段位异步减法计 数/锁存传输电路由二选一开关和中段位D触发器构成，完成中段位计数的同时得到四分 频后的时钟信号；中段位异步减法计数模式下得到的两位二进制读数共有四种节点状态， 其循环变化规律遵循减法法则，四种节点状态每循环一次对应低段位时间数字转换电路的 八种节点状态，当终止信号STOP上升沿到来时，节点状态通过中段位D触发器进行锁存，当 起始信号EN下降沿到来时，锁存信号通过高段位线性反馈移位计数/传输电路进行串行输 出，通过译码表得到相应节点状态所对应的译码值n，中段位量化值为η · ^3低段位D 触发器的周期。
[0014] 具体的，高段位时间数字转换电路包括高段位线性反馈移位计数/传输电路，高 段位线性反馈移位计数/传输电路的输入信号为起始信号EN，输出信号组成串行输出数据 的为高段位信号；高段位线性反馈移位计数/传输电路将中段位异步减法计数/锁存传输 电路的高位信号选通至HCK_LFSR，并将该高位信号HCK_LFSR作为高段位线性反馈移位计 数/传输电路的时钟控制信号，在起始信号EN处于高电平期间，时钟信号LCK_0UT始终保 持低电平，保证起始信号EN下降沿到来时时钟信号LCK_0UT尚未产生上升沿；高段位线性 反馈移位计数/传输电路对高位信号HCK_LFSR选通的计数信号和终止信号STOP上升沿之 间的时间间隔进行量化，在终止信号STOP上升沿到来时，高位信号HCK_LFSR将选通时钟信 号LCK_0UT ;在EN下降沿到来后，依次串行输出三个段位的计数值，其中高段位计数值通过 译码表得到对应的高段位计数信号的译码值k，高段位量化值为（k-1) 为高段位D 触发器的周期，tH= 4 · t ^
[0015] 中段异步减法计数电路用于对低段位的八个节点状态循环构成的一个周期进行 粗计数，可认为将现有的9bit高位计数拆为2bit+7bit计数；最终得到起始信号EN和终止 信号STOP之间所测的时间间隔的全局表达式为T = (k-1) · tH+n · tf(m/8) ·灯。
[0016] 有益效果：本发明提供的应用于阵列系统的高精度低功耗三段式TDC电路，分为 高段、中段和低段三部分计数，其中高段位TDC采用线性反馈移位寄存器（LFSR)电路，采用 计数式量化实现宽范围的时间测量；中段TDC采用异步减法计数电路结构，由两组D触发器 和二选一电路组成，以低段位环振的最高位信号状态作为二进制减法计数电路的计数时钟 信号；低段位TDC采用压控环振电路，以时间量化开始信号EN作为门控信号，环振内部相位 结点状态直接作为低段位数据输出后可通过译码表得到量化值。
[0017] 低段位采用环形振荡器电路，其闭环延迟线采用压控反相器构成的延迟单元，均 由已知的偏置电路产生的固定电压值作为稳定的压控信号，保证压控环振单元输出的频率 保证较高的稳定性。
[0018] 传统两段式TDC低段位的高位状态直接控制高段位的粗计数时钟信号，相比之下 三段式TDC将本属于高段