专利名称：主从式超前负载补偿稳压装置的制作方法
技术领域：
本发明涉及一种稳压技术，特别涉及一种应用于内存缓冲器电路的主从式超前负载补偿稳压装置。
背景技术：
随着电子科技的发展，在一个电子系统中包括了各种大小不等的功能性电路(例如，整流、滤波、变压、稳压、信号转换或信号放大等)组成，为了使电子系统能正常运作，需要通过电源管理来实现，而电源管理主要目的为，在电子系统不同的运作状态下，随时控制并保持电子系统内适当电流和电压的正常供给。而电源管理电路可分为电源稳压器(regulator)、电池充电/量测、热插拔、电压监控等几个类型，其中电源稳压器主要用于当电源的电压与负载电流改变时，仍能供应电子系统稳定的输出电压，然而当电源稳压器应用在小电流和精密参考电压输出时，容易受到负载效应(loading effect)的影响而使其输出精确性下降,对高质量的设计趋势而言，此为待解决的问题之一。内存缓冲器应用在计算机的内存子系统中。内存的读、写数据通道共用一条总线，具有突发性的特点。因而内部电路的负载条件也具有突发性的特点。由于读、写命令会提前一段时间发出，内存缓冲器的主控制器可以预先知道电路活动的变化，即负载条件的变化，使稳压器做出相应处理。图1显示了现有技术中闭环稳压器的功能框图。如图1所示，所述闭环稳压器包括:根据参考电压Vkef及稳压器输出反馈Vfeedback来产生输出电压VeATE的放大器11,以及由放大器驱动的输出级12，以及由输出级12用以驱动电路负载10。输出级产生稳定的输出电压Vkk，为电路负载10提供电源。在实际应用中，电路负载的工作电流可能随工作频率、负载条件、环境温度变化。在图1中，闭环稳压器有负反馈，直流输出阻抗较低，但是在不同的工作条件下，环路稳定性较难保证。图2显示了现有技术中主从结构的开环稳压器的功能框图。如图2所示，所述主从结构的开环稳压器包括一个根据参考电压Vkef及稳压器输出反馈Vfeedbm来产生输出电压Vgate的放大器21，由放大器21驱动的主输出级22和从输出级23，以及分别由主输出级22和从输出级23用以驱动电路负载24、25。主输出级22和从输出级23产生稳定的输出电压Vkk1、Vkk2，为电路负载24、25提供电源。在实际应用中，电路负载的工作电流可能随工作频率、负载条件、环境温度变化。在图2中，主从结构的开环稳压器的环路工作条件不变，稳定性可以保证，因而应用更广泛，但是其输出阻抗较高，其输出电压将会随电路负载的工作电流变化而改变，电源电压的不稳定会造成电路负载性能及可靠性的下降
发明内容
本发明的目的在于提供一种应用于内存缓冲器电路的主从式超前负载补偿稳压装置，用于解决由于内存缓冲器中电路负载的工作电流的不断变化，使得电源电压不稳定并造成电路负载性能及可靠性的下降等问题。本发明提供一种应用于内存缓冲器电路的主从式超前负载补偿稳压装置，其特征在于，包括:稳压单元，具有接收参考电压和反馈电压的输入端以及根据接收的所述参考电压和所述反馈电压产生调整电压的输出端；主从式输出级，包括与所述稳压单元的输出端分别连接的主输出级以及多个从输出级，所述主输出级输出反馈电压，所述主输出级输出所述反馈电压，所述多个从输出级中的一个或多个输出提供给所述内存缓冲器中电路负载的供电电压；主控制单元，用于监控所述内存缓冲器中电路负载的工作状况，并在所述电路负载的工作状况发生变化的情况下提前给出所述电路负载的工作信息；与所述主控制单元连接的输出级控制单元，用于根据所述主控制单元提前给出的所述电路负载的工作信息产生对应于多个所述从输出级以使得多个所述从输出级实行开闭的使能信号，确保输出的供电电压保持稳定。可选地，在所述主控制单元和所述输出级控制单元之间还包括控制信息延迟单元，用于对所述主控制单元提前给出的所述电路负载的工作信息进行延迟处理后再发送至所述输出级控制单元。可选地，所述稳压单元包括运算放大器。可选地，所述主输出级包括NMOS晶体管，所述NMOS晶体管的栅极连接所述稳压单元的输出端，所述NMOS晶体管的源极输出反馈电压。可选地，所述从输出级包括NMOS晶体管，所述NMOS晶体管的栅极连接所述稳压单元的输出端，所述NMOS晶体管的源极输出供电电压。可选地，在所述输出级控制单元和每一个所述从输出级之间还包括用于根据使能信号控制所述从输出级实行开闭的控制开关。可选地，所述控制开关包括PMOS晶体管，所述PMOS晶体管的漏极连接所述输出级控制单元以接收所述使能信号，所述PMOS晶体管的源极连接电源，所述PMOS晶体管的漏极连接所述从输出级。可选地，所述电路负载的工作信息包括电路负载的电流变化信息。可选地，所述输出级控制单元用于根据所述主控制单元提前给出的所述电路负载的工作信息产生对应于多个所述从输出级以使得多个所述从输出级实行开闭的使能信号，确保输出的供电电压保持稳定，包括:当电路负载的工作电流不变时，所述从输出级开启数目保持不变；当电路负载的工作电流变大时，产生开启更多数目的从输出级的使能信号，使得所述从输出级开启的数目相应增加，以防止输出的供电电压下降；当电路负载的工作电流变小时，产生关闭一定数目的从输出级的使能信号，使得所述从输出级开启的数目相应减少，以防止输出的供电电压上升。本发明提供的应用于内存缓冲器电路的主从式超前负载补偿稳压装置，可以实时监控电路负载的工作状况，提前给出电路负载的工作信息，根据所述电路负载的工作信息产生对应于多个所述从输出级以使得多个所述从输出级实行开闭的使能信号，从而实现使得开启的所述从输出级的数目是与电路负载电流的变化状况相匹配，确保输出的供电电压保持稳定，提高电路负载性能及工作可靠性。
图1为现有技术中闭环稳压器的功能框图。图2显示了现有技术中主从结构的开环稳压器的功能框图。图3为本发明显示了本发明主从式超前负载补偿稳压装置的功能框图。图4为图3中从式超前负载补偿稳压装置在一个实施方式中的功能框图。图5为本发明的主从式超前负载补偿稳压装置应用于内存缓冲器数据通路工作时序示意图。图6为本发明主从式超前负载补偿稳压装置在一种具体实现中的电路示意图。
具体实施例方式鉴于在现有技术中，主从结构的开环稳压器的环路工作条件不变，稳定性可以保证，因而应用更广泛，但是其输出阻抗较高，其输出电压将会随电路负载的工作电流变化而改变，电源电压的不稳定会造成电路负载性能及可靠性的下降。因此，本发明的发明人对现有技术进行了改进，能实时监控电路负载的工作状况，提前给出电路负载的工作信息，根据所述电路负载的工作信息产生对应于多个所述从输出级以使得多个所述从输出级实行开闭的使能信号，从而实现使得开启的所述从输出级的数目是与电路负载电流的变化状况相匹配，确保输出的供电电压保持稳定，提高电路负载性能及工作可靠性。以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式
加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需要说明的是，本实施方式中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。请参阅图3，其为本发明显示了本发明主从式超前负载补偿稳压装置的功能框图。如图3所示，本发明主从式超前负载补偿稳压装置包括稳压单元31、具有主输出级32和多个从输出级33的主从式输出级、主控制单元34、控制信息延迟单元35、以及输出级控制单元36。以下对上述各个单元进行详细描述。稳压单元31，具有接收参考电压Vkef和反馈电压Vfeedbacx的输入端以及根据接收的参考电压Vkef和反馈电压Vfeedbacx产生调整电压VeATE的输出端。主从式输出级，与稳压单元31连接。在本实施方式中，具体地，主从式输出级包括主输出级32和多个从输出级33，其中，主输出级32的输入端与稳压单元31的输出端连接，用于接收稳压单元31的调整电压VeATE，主输出级32的输出端输出反馈电压Vfeedbacx ;从输出级33的输入端与稳压单元31的输出端连接，用于接收稳压单元31的调整电压VeATE，从输出级33的输出端输出提供给内存缓冲器中电路负载40的供电电压。另外，在这里，从输出级33的数目并不限定，可以根据实际应用中的内存缓冲器的电路负载40及其工作状况而调整。主控制单元34，用于监控内存缓冲器中电路负载40的工作状况，并在电路负载40的工作状况发生变化的情况下提前给出电路负载40的工作信息。在本实施方式中，所述电路负载的工作信息包括负载的电流变化信息。输出级控制单元36，与主控制单元34连接，其作用在于根据主控制单元34提前给出的所述电路负载40的工作信息产生对应于多个从输出级33的使能信号，利用使能信号控制多个从输出级的开闭，使得开启的从输出级的数目与电路负载40的电流相适应，确保输出的供电电压保持稳定。另外，在主控制单元34和输出级控制单元36之间还包括控制信息延迟单元35，主要用于对主控制单元34提前给出的所述电路负载的工作信息进行延迟处理。这样，主控制单元34提前给出的所述电路负载的工作信息，利用控制信息延迟单元35对所述电路负载的工作信息进行延迟处理，之后，再发送至输出级控制单元36，本发明的主从式超前负载补偿稳压装置，特别地，提供了这样一种稳压机制，可以根据电路负载的工作信息中电流的变化情况，自适应地调整稳压装置中从输出级的开启数目，以确保输出的供电电压保持稳定。请继续参阅图4及图5，其中，图4显示了图3中从式超前负载补偿稳压装置在一个实施方式中的功能框图，而图5显示了本发明的主从式超前负载补偿稳压装置应用于内存缓冲器数据通路工作时序示意图。如图4所示，在本实施方式中，可选地，稳压单元31包括运算放大器。电路负载40中包括用于接收、驱动主机数据以及接收、驱动内存数据的结构，由于所述结构及其配套器件均为本领域技术人员所熟知的现有技术，故不再赘述。结合图3和图4，当应用本实施方式中的主从式超前负载补偿稳压装置时，主控制单元34实时监控电路负载的工作状况，并在电路负载40的工作状况发生变化的情况下，提前给出电路负载40的工作信息(在这里，以电流变化为例)，电路负载40的工作信息经过控制信息延迟单元35的延迟处理后发送至输出级控制单元36，输出级控制单元36根据电路负载40的工作信息产生相应的使能信号以确定从输出级33的开启数目并确保输出的供电电压保持稳定，即:当电路负载40的工作电流不变时，保持从输出级33开启数目保持不变；当电路负载40的工作电流变大时(例如即将要进行读操作或写操作时)，产生开启更多数目的从输出级的使能信号，使得从输出级33开启的数目相应增加，以防止输出的供电电压V.下降；当电路负载40的工作电流变小时(例如读操作或写操作即将结束时)，产生关闭一定数目的从输出级33的使能信号，使得从输出级33开启的数目相应减少，以防止输出的供电电压V.上升。图5具体显示了内存缓冲器经历一个内存写操作(内存缓冲器从主机读取DATA#0，随即向内存发送DATA#0)接着一个内存读操作(内存缓冲器从内存读取DATA#1，随即向主机发送DATA#1)的工作时序示意。现以内存缓冲器从主机读取DATA#0为例进行说明:主控制单元34首先通知内存控制器负载电路接收主机数据DATA#0，负载电路随后执行相应动作，负载电流因而由IO增加至Il直至该动作结束，控制信息延迟单元35将主控制单元34发出的接收主机数据的命令延迟t0之后发送至输出级控制单元36，以控制输出级在恰当的时刻将输出能力由IO增加至II，以减少输出供电电压VKEe的波动。其他的各个动作(例如包括:向内存发送DATA#0、从内存读取DATA#1、向主机发送DATA#1)与前述的内存缓冲器从主机读取DATA#0的操作过程相类似，在此不再赘述。请另行参阅图6，其显示了本发明主从式超前负载补偿稳压装置在一种具体实现中的电路示意图。在本具体实现中，所述稳压单元采用的是运算放大器；所述主输出级和所述从输出级采用的是NMOS晶体管；在所述输出级控制单元和每一个作为从输出级的NMOS管之间还包括作为控制开关的一个PMOS晶体管。具体地，作为主输出级的NMOS管Nm的栅极与作为稳压单元的运算放大器的输出端连接，NMOS管Nm的源极输出反馈电压，NMOS管Nm的漏极与作为开关控制的PMOS管Pm的漏极连接，PMOS管Pm的栅极接地；作为从输出级的NMOS
管N0、N1、N2........Nn的栅极与作为稳压单元的运算放大器的输出端连接，NMOS管乂、
N1, N2,.......Nn的源极相连以输出供电电压，每一个NMOS管Ni (O ≤ i ≤ η)与其对应作
为控制开关的PMOS晶体管Pi (O≤i≤η)的漏极连接，每一个PMOS晶体管Pi (O≤i≤η)的源极与输出级控制单元36连接以供接收使能信号en_i (O≤i≤η)，所有PMOS晶体管Pi (O ≤ i ≤ η)的源极以及PMOS晶体管Pm的源极相连并连接至电源。当应用本具体应用中的主从式超前负载补偿稳压装置时，所述主控制单元实时监控负载的工作状况，提前给出所述电路负载的电流的变化状况，经过所述控制信息延迟单元的延迟处理后将所述电流的变化状况发送至所述输出级控制单元，所述输出级控制单元根据电路负载的电流的变化状况产生相应的使能信号以确定所述从输出级的开启数目并确保输出的供电电压保持稳定，即:当电路负载的工作电流不变时，输出级控制单元不进行操作或使得当前的使能信号保持不变，保持从输出级33开启数目保持不变；当电路负载的工作电流变大时(例如即将要进行读操作或写操作时)，产生开启更多数目的从输出级的使能信号(即将一定数量的原先为低电平的使能信号转换为高电平)，使得更多的作为控制开关的PMOS晶体管Pi (O≤i≤η)打开，使得作为从输出级的NMOS管Ni (O≤i≤η)开启的数目相应增加，以防止输出的供电电压V.下降；当电路负载的工作电流变小时(例如读操作或写操作即将结束时)，产生关闭一定数目的从输出级33的使能信号(即将一定数量的原先为高电平的使能信号转换为低电平)，使得从输出级33开启的数目相应减少，以防止输出的供电电压Vkk上升。综上所述，本发明提供的应用于内存缓冲器电路的主从式超前负载补偿稳压装置，可以实时监控电路负载的工作状况，提前给出电路负载的工作信息，根据所述电路负载的工作信息产生对应于多个所述从输出级以使得多个所述从输出级实行开闭的使能信号，从而实现使得开启的所述从输出级的数目是与电路负载电流的变化状况相匹配，确保输出的供电电压保持稳定，提高电路负载电路性能及工作可靠性。上述实施例仅列示性说明本发明的原理及功效，而非用于限制本发明。任何熟悉此项技术的人员均可在不违背本发明的精神及范围下，对上述实施例进行修改。因此，本发明的权利保护范围，应如权利要求书所列。
权利要求
1.一种应用于内存缓冲器电路的主从式超前负载补偿稳压装置，其特征在于，包括: 稳压单元，具有接收参考电压和反馈电压的输入端以及根据接收的所述参考电压和所述反馈电压产生调整电压的输出端； 主从式输出级，包括与所述稳压单元的输出端分别连接的主输出级以及多个从输出级，所述主输出级输出反馈电压，所述主输出级输出所述反馈电压，所述多个从输出级中的一个或多个输出提供给所述内存缓冲器中电路负载的供电电压； 主控制单元，用于监控所述内存缓冲器中电路负载的工作状况，并在所述电路负载的工作状况发生变化的情况下提前给出所述电路负载的工作信息； 与所述主控制单元连接的输出级控制单元，用于根据所述主控制单元提前给出的所述电路负载的工作信息产生对应于多个所述从输出级以使得多个所述从输出级实行开闭的使能信号，确保输出的供电电压保持稳定。
2.根据权利要求1所述的主从式超前负载补偿稳压装置，其特征在于，在所述主控制单元和所述输出级控制单元之间还包括控制信息延迟单元，用于对所述主控制单元提前给出的所述电路负载的工作信息进行延迟处理后再发送至所述输出级控制单元。
3.根据权利要求1所述的主从式超前负载补偿稳压装置，其特征在于，所述稳压单元包括运算放大器。
4.根据权利要求1或3所述的主从式超前负载补偿稳压装置，其特征在于，所述主输出级包括NMOS晶体管，所述NMOS晶体管的栅极连接所述稳压单元的输出端，所述NMOS晶体管的源极输出反馈电压。
5.根据权利要求4所述的主从式超前负载补偿稳压装置，其特征在于，所述从输出级包括NMOS晶体管，所述NMOS晶体管的栅极连接所述稳压单元的输出端，所述NMOS晶体管的源极输出供电电压。
6.根据权利要求1或5所述的主从式超前负载补偿稳压装置，其特征在于，在所述输出级控制单元和每一个所述从输出级之间还包括用于根据使能信号控制所述从输出级实行开闭的控制开关。
7.根据权利要求6所述的主从式超前负载补偿稳压装置，其特征在于，所述控制开关包括PMOS晶体管，所述PMOS晶体管的漏极连接所述输出级控制单元以接收所述使能信号，所述PMOS晶体管的源极连接电源，所述PMOS晶体管的漏极连接所述从输出级。
8.根据权利要求1所述的主从式超前负载补偿稳压装置，其特征在于，所述电路负载的工作信息包括电路负载的电流变化信息。
9.根据权利要求8所述的主从式超前负载补偿稳压装置，其特征在于，所述输出级控制单元用于根据所述主控制单元提前给出的所述电路负载的工作信息产生对应于多个所述从输出级以使得多个所述从输出级实行开闭的使能信号，确保输出的供电电压保持稳定，包括:当电路负载的工作电流不变时，所述从输出级开启数目保持不变；当电路负载的工作电流变大时，产生开启更多数目的从输出级的使能信号，使得所述从输出级开启的数目相应增加，以防止输出的供电电压下降；当电路负载的工作电流变小时，产生关闭一定数目的从输出级的使能信号，使得所述从输出级开启的数目相应减少，以防止输出的供电电压上升。
全文摘要
本发明提供一种应用于内存缓冲器电路的主从式超前负载补偿稳压装置，包括稳压单元，具有接收参考电压和反馈电压的输入端以及产生调整电压的输出端；主从式输出级，包括主输出级以及多个从输出级；主控制单元，用于监控内存缓冲器中电路负载的工作状况，并在电路负载的工作状况发生变化的情况下提前给出电路负载的工作信息；与主控制单元连接的输出级控制单元，用于根据提前给出的电路负载的工作信息产生对应于多个从输出级以使得多个从输出级实行开闭的使能信号，确保输出的供电电压保持稳定。相较于现有技术，本发明根据电路负载的工作状况而自适应控制输出级开启的数目，确保输出的供电电压保持稳定，提高电路负载性能及工作可靠性。
文档编号G05F1/565GK103186159SQ20111044975
公开日2013年7月3日 申请日期2011年12月28日 优先权日2011年12月28日
发明者钟宇, 吴雷, 严钢, 王勇 申请人:澜起科技(上海)有限公司