专利名称：半导体集成电路的制作方法
技术领域：
本发明涉及半导体集成电路，尤其涉及起动恒流电路的半导体集成电路。
背景技术：
作为具备起动恒流电路的电路的半导体集成电路，例如，专利文献I公开了下述构成，即如图5所示，具备恒流电路部112，其包括由2个第I导电型的晶体管(P沟道MOS晶体管)Ml’、M2’构成的第I电流镜电路101’ ；和由2个第2导电型的晶体管(N沟道MOS晶体管)M3’、M4’构成的第2电流镜电路102’ ；以及启动电路114。图5所示的半导体集成电路构成为可以解决下述问题，即在使用了阈值电压Vt低的晶体管作为构成电流镜电路的晶体管的情况下，当电源电压上升慢时，不能向恒流电路供给启动电流，从而不能起动恒流电路这一问题。
S卩，对于图5所示的半导体集成电路而言，在向静电电容元件Cl’充入电荷前，晶体管M5’为ON状态(导通状态)，从而将晶体管M5’的导通电流作为启动电流供给给恒流电路部112，来使恒流电路部起动。起动后，节点N4’被充电为电源电压电平，晶体管M5’成为非导通状态，恒流电路部在规定的动作点稳定。这里，通过使用阈值电压Vt高的晶体管作为晶体管M7’，在电源上升慢的情况下，能够防止高温时的漏电流所导致的节点N4’的电位上升，其间，晶体管M5’的栅极-源极间电压(Vgs)超过Vt，向恒流电路部112供给起动电流。专利文献I :日本专利特开2009 - 140261号公报但是，对于上述现有的半导体集成电路而言，在电源的上升慢的情况下，通过晶体管M7’的亚阈值区域(也称为弱反型区域)中的电流，即晶体管M7’的栅极电压在Vt以下也在源极-漏极间流过的电流，对一端子与节点N4’连接的静电电容元件(电容器)Cl’进行充电。其结果，如图6中双点划线所示，节点N4’相对于电源电压VDD的上升斜率不同，但通过充电，具有上升的电位。在图6中，在从A点到B点之间，从VDD减去节点N4’的电位Vn4后的电位(VDD — VN4)是晶体管M5’的栅极-源极间电压Vgs。因此，在晶体管M5’的栅极-源极间电压Vgs (记作Vgs5)与晶体管M7’的栅极-源极间电压Vgs (记作Vgs7)中产生Vn4的电位差。已知晶体管M7’的弱反型区域中的漏极电流具有相对于栅极-源极间电压Vgs的增加以指数函数增加的特性。因此，晶体管M7’的Vgs7 (= VDD)与晶体管M5’的Vgs5 (=VDD - VN4)的差，对于恒流电路的起动电流的插入很重要。上述现有的恒流电路的起动电流插入期间是从VDD的上升超过图6的A点(恒流电路的动作开始点)起,超过晶体管M7’的Vt，通过强反型区域的漏极电流而N4’被充电为VDD的电位为止的期间，通过该期间的经过，完成起动电流的供给。因此，上述现有的恒流电路的晶体管M5’的Vgs5依赖于N4’的电位Vn4，所以也可以考虑到下述情况，即不清楚在从A点到B点之间，晶体管M5’的Vgs5与晶体管M7’的Vgs7相比，是否达到能够流恒流电路的起动电流的电压Vgs。S卩，也可以认为在现有的恒流电路中，在电源电压VDD的上升速度慢的情况下，由于对电容器Cl’充入的电荷量的上升，节点N4’的电位上升，在恒流电路部112起动前，晶体管M5’成为OFF，因此需要提出更稳定地动作的起动电路构成。
发明内容
本发明为了解决上述的课题而提出，其目的在于提供电源电压的上升慢的情况下，也能够稳定且可靠地使恒流电路起动的半导体集成电路。为了达成上述目的，方案I所述的发明是一种半导体集成电路，其具备恒流电路，包括 第I电流镜电路，其由第I晶体管以及第2晶体管构成；和第2电流镜电路，其由与流入来自所述第I晶体管的电流的第I节点连接的第3晶体管、以及与流入来自所述第2晶体管的电流的第2节点连接的第4晶体管构成；启动电路，其包括将所述第I节点的电位作为控制电压的第6晶体管；与流入来自所述第6晶体管的电流的第3节点连接，且使栅极电极为接地电位的第7晶体管；与流入来自所述第7晶体管的电流的第4节点连接的静电电容元件；和将所述第4节点的电位作为控制电压，经由所述第2节点向所述恒流电路供给起动电流的第5晶体管；以及电源起动电路，其包括将源极电极固定为电源电压，且使 栅极电极为接地电位，通过漏极电极向所述恒流电路以及所述启动电路供给电源的第8晶体管。根据本发明，可以起到下述效果，即使在电源电压上升慢时，也能够避免在恒流电路起动前，启动电路成为非导通状态，与现有技术相比，能够更可靠地起动恒流电路。
图I是表示本发明的实施方式的半导体集成电路的构成的电路图。图2是示意性地表示本实施方式的半导体集成电路的电源上升时的电压变化的图。图3是表示本实施方式的电源起动电路的变形例的图。图4是表示本实施方式的电源起动电路的其他的变形例的图。图5是表示现有的半导体集成电路的构成的电路图。图6是示意性地表示现有的半导体集成电路的电源上升时的电压变化的图。其中，附图标记的说明如下10…半导体集成电路；11···电源起动电路部；12…恒流电路部；14···启动电路；101…第I电流镜电路;102…第2电流镜电路；105…锁存电路部；M1 M8、M31、M32、MP1...MOS晶体管；ND1…耗尽型晶体管。
具体实施例方式以下，参照附图对本发明的优选的实施方式详细地进行说明。图I是表示本发明的实施方式的半导体集成电路的构成的电路图。如图I所示，本实施方式的半导体集成电路10具备电源起动电路部11、恒流电路部12以及启动电路14。通过未图示的电源向半导体集成电路10供给例如IV的电源电压VDD (以后，也称为第I电压)和比该第I电压低的接地电压GND (以后适当地也称为第2电压或者源极电位VSS)。电源起动电路部11中，P沟道MOS晶体管MPl的源极电极S与未图示的电源连接而作为电源电压VDD，该晶体管MPl的漏极电极D与耗尽型晶体管NDl的漏极电极D连接，进而，耗尽型晶体管NDl的源极电极S经由电阻Rl接地(B卩，作为源极电位VSS)。而且，晶体管MPl的栅极电极G以及晶体管NDl的栅极电极G均接地而作为接地电压GND。恒流电路部12构成为包含 第I电流镜电路101、第2电流镜电路102和电阻部R2。第I电流镜电路101由2个第I导电型的晶体管(例如，P沟道MOS晶体管)Ml、M2构成。P沟道MOS晶体管M1、M2包括栅极电极G (也称为控制电极)、源极电极S (也称为第I电极)和漏极电极D (也称为第2电极)。晶体管Ml与晶体管M2的栅极电极G相互连接，晶体管Ml的栅极电极G与漏极电极D连接(短路)。晶体管Ml的漏极电极D与第I节点N·I连接，晶体管M2的漏极电极D与第2节点N2连接。若向相互连接的晶体管Ml与晶体管M2的栅极电极G供给第I电压电平的电压，则第I电流镜电路101成为非导通状态，若供给第2电压电平的电压，则第I电流镜电路101成为导通状态。第2电流镜电路102由2个第2导电型的晶体管(例如，N沟道MOS晶体管)M3、M4构成。N沟道MOS晶体管M3、M4包括栅极电极G (也称为控制电极)、源极电极S (也称为第I电极)和漏极电极D(也称为第2电极)。晶体管M3与晶体管M4的栅极电极G彼此相互连接。晶体管M3的源极电极S与电阻部R2的一端子连接，漏极电极D与第I节点NI连接。而且，晶体管M4的栅极电极G与漏极电极D连接(短路)。向电阻部R2的另一端子供给第2电压即接地电压GND。流过第I节点NI与第2节点N2的电流，由第2电流镜电路102的电流增益来限定，并由电阻部R2来决定。其中，若向栅极电极G相互连接的晶体管M3与晶体管M4的栅极电极G供给第I电压电平的电压，则第2电流镜电路102成为导通状态，若供给第2电压电平的电压，则第2电流镜电路102成为非导通状态。启动电路部14包括P沟道MOS晶体管M5、P沟道MOS晶体管M6、使栅极电极G为接地电压GND的P沟道MOS晶体管M7、静电电容元件(例如电容器)Cl和锁存电路部105。这里，晶体管M7的漏极电极D和静电电容元件Cl的一端子与节点N4连接，向静电电容元件Cl的另一端子供给接地电压GND (第2电压)。其中，晶体管MPl的Vt被设定成与晶体管M7相同或者绝对值比晶体管M7大。在本实施方式的半导体集成电路10中，晶体管MPl的漏极电极D与晶体管NDl的漏极电极D的连接点和构成第I电流镜电路101的晶体管Ml与晶体管M2各个的源极电极S连接，并且，启动电路部14的晶体管M5以及晶体管M6各个的源极电极S连接。这里，将电源起动电路部11、恒流电路部12和启动电路部14的相互连接点作为第5节点N5，经由该节点N5向恒流电路部12以及启动电路部14供给电源电压。晶体管M5的漏极电极D与节点N2连接。而且，晶体管M6的栅极电极G与构成第I电流镜电路101的晶体管Ml和晶体管M2的栅极电极G(也是节点NI)连接，晶体管Ml与晶体管M6构成电流镜电路。晶体管M6的源极电极S与上述的节点N5连接，漏极电极D与节点N3连接。而且，如上所述，晶体管M7的源极电极S与节点N3连接，漏极电极D与节点N4连接，向栅极电极G供给接地电压GND。对于晶体管M5、M6而言，作为他们的控制电压，若向其栅极电极G供给第I电压电平的电压，则成为非导通状态，若供给第2电压电平的电压，则成为导通状态。
接下来，对本发明的实施方式的半导体集成电路的动作进行说明。在半导体集成电路10的电源启动时，在该电源启动速度慢的情况下，对于电源起动电路部11的P沟道MOS晶体管MPl而言，若电源电压VDD上升，电源电压VDD与接地电压GND间的电压超过MPl的Vt，则在MPl的源极电极S与漏极电极D间流电流。其中，在MPl的源极电极S与漏极电极D间流电流之前的期间，通过经由耗尽型晶体管NDl接地的电阻R1，节点N5被下拉至接地电压GND的电压电平。图2是示意性地表示本实施方式的半导体集成电路的电源启动时的电压变化的图。在图2中，在电源启动时，电源电压VDD开始上升，在电源电压VDD达到晶体管MPl的Vt之前，如图2的线段a-b所示，节点N5的电位电平(Vn5)几乎为接地电压GND的电压电平(VSS)。这是因为若VDD的上升慢，则晶体管MPl的亚阈值区域中的电流(当晶体管MPl的栅极电压在Vt以下时，在源极-漏极间流的漏电流)通过电阻Rl向接地GND侧(VSS侧)逃逸，从而节点N5维持VSS的电平。若电源电压VDD超过晶体管MPI的Vt，则MPI成为0N，在MPI的源极电极S与漏 极电极D间流电流。其结果，如图2的线段b-c所示，节点N5的电位电平(Vn5)由于晶体管MPl开始急剧上升，直至增加到VDD电平。之后，节点N5的电位电平(Vn5)追随电源电压VDD而上升。在半导体集成电路10的恒流电路部12以及启动电路部14中，将节点N5作为电源节点，因此这些恒流电路部12以及启动电路部14受到节点N5的电压电平的上升的影响而执行起动动作。另外，如上所述，晶体管MPl的Vt被设定为与晶体管M7相同或者绝对值比晶体管M7大，所以若基于晶体管MPl的电位开始急剧上升，则晶体管M7也急速地开始恒流电路部12的起动动作。若启动电源，则节点NI为节点N5的电位电平，即几乎为电源电压VDD (第I电压电平)，向晶体管M6的栅极电极G供给与节点NI同电位的电压，所以晶体管M6处于非导通状态。而且，节点N2以及节点N4几乎为接地电压GND (第2电压电平)的电压电平。其结果，向晶体管M5的栅极电极G供给节点N4的电压电平，即几乎为接地电压GND的电压电平作为控制电压。因此，晶体管M5成为导通状态，经由晶体管M5，电流流过节点N2。由此，节点N2的电压电平上升，第2电流镜电路102的晶体管M3以及晶体管M4成为导通状态。晶体管M3、M4成为导通状态，从而电流流过节点NI，节点NI的电压电平降低。而且，若节点NI的电压电平降低，第I电流镜电路101的晶体管Ml以及晶体管M2各自的栅极-源极间电压(Vgs)超过阈值电压Vt，则晶体管Ml以及晶体管M2成为导通状态。因此，电流经由晶体管Ml流过节点NI，电流经由晶体管M2流过节点N2。此时，晶体管M6处于非导通状态，但通过晶体管M6的亚阈值区域中的电流与从晶体管M7流出的亚阈值电流，静电电容元件Cl被充电。其结果，节点N4的电位电平缓缓上升。另一方面，由于节点NI的电压电平的下降，向启动电路部14的晶体管M6的栅极电极G施加的电压电平也下降。而且，若节点NI的电压电平下降，晶体管M6的栅极-源极间电压(Vgs)超过阈值电压Vt，则晶体管M6成为导通状态。其结果，电流经由晶体管M6和初始状态下为导通状态的晶体管M7流过节点N4，由于该电流，在静电电容元件Cl中积累的电荷缓缓地增加。若完成向静电电容元件Cl的充电，则节点N4的电位电平几乎成为电源电压VDD，因此启动电路部14的晶体管M5成为非导通状态，完成对恒流电路部12的起动电流的供给。即使晶体管M5成为非导通状态，在节点NI以及节点N2已流电流，因此，之后恒流电路部12稳定地动作。其中，构成本实施方式的半导体集成电路10的晶体管的阈值电压Vt例如被设定为晶体管M7、MP1具有比晶体管M1、M2、M5、M6大的Vt，并且，晶体管M7、MP1具有绝对值比晶体管M3、M4大的Vt。另外，将晶体管M1、M2、M3以及M4各个的相互跨导gm分别为gml、gm2、gm3以及gm4时,流过节点NI的电流Il和流过节点N2的电流12如下。Il = k*T/q* {In (gml * gm2/gm3 * gm4)}12 = gm2/gml * Il这里，k表示波尔兹曼常数，T表示绝对温度，q表示电子的电荷量，*表示乘法符
号。·在本实施方式的半导体集成电路10中，耗尽型晶体管NDl的源极电极S经由电阻Rl被接地(电位VSS)，耗尽型晶体管NDl的栅极电极G被固定为电位VSS。因此，当恒流电路部12进行通常的动作时，耗尽型晶体管NDl流过恒定的源极一漏极电流，该电流流过电阻R1，因此电源起动电路部11中的消耗电流不依赖于电源电压VDD，而为恒定。如以上所述，本实施方式的半导体集成电路构成为使P沟道MOS晶体管的源极电极S与电源电压VDD连接，并且使栅极电极G为接地电位，使漏极电极D与恒流电路以及启动电路的电源供给端连接。由此，在电源启动时，若电源电压VDD超过P沟道MOS晶体管的Vt,则该晶体管成为0N，在源极电极S与漏极电极D间流过电流，漏极电极D、恒流电路和启动电路的相互连接点的节点电位电平开始急剧上升，直至增加至VDD电平。其结果，对于启动电路部内的静电电容，能够消除亚阈值电流所导致的未起动状态，能够避免起动晶体管在恒流电路部起动前成为OFF。另外，设置电源起动电路部，在该电源起动电路部中，使P沟道MOS晶体管的源极电极S与电源(电压VDD)连接，使漏极电极D与耗尽型晶体管的漏极电极D连接，并且，借助电阻Rl使耗尽型晶体管的源极电极S为电位VSS，并且使P沟道MOS晶体管与耗尽型晶体管双方的栅极电极G为电位VSS，构成为使P沟道MOS晶体管的漏极电极D与耗尽型晶体管NDl的漏极电极D的相互连接点作为恒流电路部以及启动电路部的电源节点，向恒流电路部以及启动电路部供给动作电源。通过这样的构成，当电源启动慢时，P沟道MOS晶体管的亚阈值区域中的电流通过电阻Rl向VSS侧逃逸，作为上述相互连接点的节点维持VSS的电平，若电源电压VDD超过P沟道MOS晶体管的Vt，则该晶体管成为0N，在源极电极S与漏极电极D间流电流，上述相互连接点的节点电位电平开始急剧上升，直至增加至VDD电平。其结果，对于启动电路部内的静电电容，能够消除亚阈值电流所导致的未起动状态，即，能够抑制静电电容中积累不需要的电荷，能够避免起动晶体管在恒流电路部起动前成为OFF。另外，构成为在电源起动电路部中配置耗尽型晶体管ND1，从而，在恒流电路部通常动作时，耗尽型晶体管流过恒定的源极一漏极电流，该电流流过电阻R1，因此电源起动电路部中的消耗电流不依赖于电源电压VDD，而为恒定。因此，能够减小向电阻Rl的施加电压，消耗电流值由相对于耗尽型晶体管的Vt的电阻值决定，因此在将电流设定得小的情况下，也能够减小电阻值，能够减小在半导体集成电路中电阻Rl的面积。
此外，上述实施方式的半导体集成电路在启动电路部中配置了 P沟道MOS晶体管M7，从而受到节点N5的启动的影响，而晶体管M7动作。因此，即使电源电压VDD起动快，也能够确保起动时间，能够减小静电电容元件Cl的电容。此外,在采用从启动电路部中去除晶体管M7的构成的情况下，当电源的启动快时，有可能节点N4与N5同时启动而不能取得起动时间，为了避免这种情况，需要增大静电电容元件Cl的电容，但能够减少半导体集成电路10的元件数量。上述实施方式的半导体集成电路以在电源起动电路部中配置P沟道MOS晶体管，连接P沟道MOS晶体管与耗尽型晶体管的漏极电极D为例进行了说明，但不限于此。例如，如图3所示，也可以构成为配置二极管元件D来代替P沟道MOS晶体管。另外，在上述实施方式的半导体集成电路中，构成为使耗尽型晶体管与P沟道MOS晶体管的漏极电极D连接，但如图4所示，也可以配置二极管连接的增强型N晶体管NEl来 代替耗尽型晶体管。
权利要求
1.一种半导体集成电路，其特征在于，具备 恒流电路，其包括第I电流镜电路，其由第I晶体管以及第2晶体管构成；和第2电流镜电路，其由与流入来自所述第I晶体管的电流的第I节点连接的第3晶体管、以及与流入来自所述第2晶体管的电流的第2节点连接的第4晶体管构成； 启动电路，其包括将所述第I节点的电位作为控制电压的第6晶体管；与流入来自所述第6晶体管的电流的第3节点连接，且使栅极电极为接地电位的第7晶体管；与流入来自所述第7晶体管的电流的第4节点连接的静电电容元件；和将所述第4节点的电位作为控制电压，经由所述第2节点向所述恒流电路供给起动电流的第5晶体管；以及 电源起动电路，其包括将源极电极固定为电源电压，且使栅极电极为接地电位，通过漏极电极向所述恒流电路以及所述启动电路供给电源的第8晶体管。
2.根据权利要求I所述的半导体集成电路，其特征在于， 还具备电压下拉单元，该电压下拉单元在所述第8晶体管为非导通时，将该第8晶体管的漏极电极下拉为接地电位。
3.根据权利要求2所述的半导体集成电路，其特征在于， 所述电压下拉单元是一端与所述第8晶体管的漏极电极连接，另一端为接地电位的电阻。
4.根据权利要求2所述的半导体集成电路，其特征在于， 所述电压下拉单元由漏极电极与所述第8晶体管的漏极电极连接、栅极电极为接地电位、源极电极与电阻的一端连接的第9晶体管和另一端为接地电位的所述电阻构成。
5.根据权利要求4所述的半导体集成电路，其特征在于， 所述第9晶体管是耗尽型晶体管。
全文摘要
本发明提供一种即使电源的启动慢也稳定地动作的半导体集成电路。使P沟道MOS晶体管(MP1)的源极电极(S)与电源连接，使其漏极电极(D)与耗尽型晶体管(ND1)的漏极电极(D)连接。并且，设置借助电阻(R1)使耗尽型晶体管(ND1)的源极电极(S)为电位VSS，并且使P沟道MOS晶体管与耗尽型晶体管双方的栅极电极(G)为电位VSS的电源起动电路部(11)。而且，构成为使P沟道MOS晶体管(MP1)的漏极电极(D)与耗尽型晶体管(ND1)的漏极电极(D)的相互连接点作为恒流电路部(12)以及启动电路部(14)的电源节点，向恒流电路部(12)以及启动电路部(14)供给动作电源。
文档编号G05F3/26GK102915070SQ20121024606
公开日2013年2月6日 申请日期2012年7月16日 优先权日2011年8月4日
发明者长友茂 申请人:拉碧斯半导体株式会社