电压调节器校正电路的制作方法
【专利摘要】一种电压调节器校正电路，包括电压调节器和校正单元。电压调节器根据参考电压和反馈电压调节输出电压。上述的反馈电压和输出电压成正比。校正单元耦接电压调节器，使用二分搜寻法根据输出电压和目标电压产生控制码。此控制码决定反馈电压和输出电压的比例。
【专利说明】电压调节器校正电路【技术领域】
[0001]本发明是有关于一种校正电路，且特别是有关于一种适用于电压调节器(voltageregulator)的校正电路。
【背景技术】
[0002]现代的电路系统经常需要电压调节器提供一个精确的输出电压，作为其它电路运作的基准。有许多电压调节器是自行产生一个参考电压，然后利用运算放大器(operational amplifier)和反馈机制，以调节上述的输出电压。
[0003]不过，自行产生的参考电压未必精准，通常有误差(error)。运算放大器本身也可能造成输出电压的偏移(offset)。这些因素使电压调节器的输出电压不一定精准。这种电压调节器需要校正(calibration)才能有精准的输出电压。
【发明内容】
[0004]本发明提供一种电压调节器校正电路，可以迅速完成校正，补偿上述的误差和偏移，使电压调节器能提供精确的输出电压。
[0005]本发明提出一种电压调节器校正电路，包括电压调节器和校正单元。电压调节器根据参考电压和反馈电压调节输出电压。上述的反馈电压和输出电压成正比。校正单元耦接电压调节器，使用二分搜寻法(binary search)根据输出电压和目标电压产生控制码。此控制码决定反馈电压和输出电压的比例。
[0006]本发明还提出一种电压调节器校正电路，包括比较器(comparator)和控制单元。比较器根据目标电压和·上述电压调节器的输出电压的比较输出一位值。控制单元耦接比较器，根据上述的二分搜寻法和位值产生上述控制码。
[0007]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
【专利附图】
【附图说明】
[0008]图1是依照本发明一实施例的一种电压调节器校正电路的示意图。
[0009]图2是依照本发明一实施例的控制单元的示意图。
[0010]图3是依照本发明一实施例的控制单元的信号波形图。
[0011]图4是依照本发明一实施例的电压调节器校正电路的信号波形图。
[0012][主要元件标号说明]
[0013]100:电压调节器校正电路110:电压调节器
[0014]112:分压电路113:多工器
[0015]114:参考电压电路115:运算放大器
[0016]120:校正单元121:比较器
[0017]122:控制单元210、220:数据触发器[0018]C1~CK、CBS:控制码CLK:时钟信号
[0019]CPOUT:位值1:电流
[0020]MP:晶体管Rl~Rn:电阻
[0021]S。~Sk:数据触发器的输出START:启动信号
[0022]T1~Τκ+1:时钟周期VFB:反馈电压
[0023]Vin1:基准电压VOUT:输出电压
[0024]VREF:参考电压Vs:电压范围
[0025]VT:目标电压
【具体实施方式】
[0026]图1是依照本发明一实施例的一种电压调节器校正电路100的示意图，电压调节器校正电路100包括电压调节器110和校正单元120，其中校正单元120耦接电压调节器110。VOUT是电压调节器110的输出电压，VREF是电压调节器110内部自行产生的参考电压，VT是来自电压调 节器校正电路100的外部的目标电压。电压调节器110的目的是提供和目标电压VT —致的输出电压V0UT，理论上参考电压VREF应该和目标电压VT相等，但是参考电压VREF通常有误差。目标电压VT可以在电压调节器110接受测试或校正时由外部的测试仪器提供，VT是无误差的精准电压。但是电压调节器110在日常运作时不会有目标电压VT，只能依靠参考电压VREF，因此需要校正单元120来校正电压调节器110，使电压调节器110仅根据参考电压VREF也能提供和目标电压VT —致的输出电压V0UT。
[0027]电压调节器包括晶体管ΜΡ、分压电路(voltage divider) 112、多工器(multiplexer) 113、参考电压电路114、以及运算放大器115。晶体管MP耦接操作电压VCC。本实施例的晶体管MP是一个金属氧化物半导体场效应晶体管(MOSFETimetal-oxide-semiconductor field-effect transistor)。分压电路112的一端稱接晶体管MP,另一端接地。分压电路112根据晶体管MP所供应的电流I，提供输出电压VOUT，并提供输出电压VOUT的多个分压。多工器113耦接分压电路112和校正单元120。多工器113根据校正单元120提供的控制码CBS提供VOUT的多个分压其中之一作为反馈电压VFB。因为分压电路112的电阻分压原理，输出电压VOUT的每一个分压都和VOUT成正比，所以反馈电压VFB必然与输出电压VOUT成正比。
[0028]参考电压电路114产生并提供参考电压VREF。运算放大器115耦接多工器113、参考电压电路114、以及晶体管MP。运算放大器115放大反馈电压VFB和参考电压VREF之间的误差，用此误差电压驱动晶体管MP。也就是说，运算放大器115可根据参考电压VREF和反馈电压VFB之间的误差控制电流I的大小，藉此调节输出电压V0UT。
[0029]分压电路112包括η个电阻Rl至Rn，η是预设正整数。其中第一个电阻Rl耦接晶体管MP并提供输出电压VOUT，其余每一个电阻耦接前一个电阻并提供输出电压VOUT的多个分压其中之一，最后一个电阻Rn有一端接地。图1之中，上述每一个电阻各有上下两端。上述每一个电阻所提供的电压或分压，是指该电阻的上端的电压。
[0030]本实施例的控制码CBS有K个位(bit) C1至CK，K为预设正整数。控制码CBS的第I个位C1为最低有效位(LSB: least significant bit),控制码CBS的第K个位Ck为最高有效位(MSB: most significant bit)。分压电路112的电阻数量n=2K+l。当控制码CBS的数值为i，则多工器113提供分压电路112的第n-1个电阻所提供的分压作为反馈电压VFB，i为整数而且0〈=i〈=2K-l。因为控制码CBS可控制多工器113选择哪一个分压作为反馈电压VFB，所以控制码CBS可决定反馈电压VFB和输出电压VOUT的比例。
[0031 ] 校正单元120使用二分搜寻法根据输出电压VOUT和目标电压VT产生控制码CBS。校正单元120包括比较器121和控制单元122。比较器121耦接电压调节器110。比较器121根据输出电压VOUT和目标电压VT的比较输出位值CP0UT。当输出电压VOUT高于目标电压VT，位值CPOUT等于O ;当输出电压VOUT低于目标电压VT，位值CPOUT等于I。控制单元122耦接比较器121和多工器113。控制单元122根据二分搜寻法和位值CPOUT产生控制码CBS。
[0032]图2是依照本发明一实施例的控制单元122的示意图。控制单元122接收位值CP0UT、时钟信号CLK和启动信号START。时钟信号CLK和启动信号START可在电压调节器110接受测试或校正时由外部的测试仪器提供。控制单元122包括K+1个第一数据触发器(data flip-flop) 210和K+1个第二数据触发器220。以上两组数据触发器的编号顺序都是从下到上，第O个数据触发器在最下方，第K个数据触发器在最上方。
[0033]每一个第一数据触发器210的时钟端CK接收时钟信号CLK。第j个第一数据触发器210的数据端D耦接第j+Ι个第一数据触发器210的输出端O。j为整数而且0〈=j〈=K-l。第K个第一数据触发器的数据端D接收启动信号START。
[0034]上述的K+1个第二数据触发器220和上述的K+1个第一数据触发器210 —一对应。每一个第二数据触发器220的数据端D接收位值CP0UT。每一个第二数据触发器220的设定端Set耦接对应的第一数据触发器210的输出端O。第j个第二数据触发器220的输出端O耦接第j+Ι个第二数据触发器220的时钟端CK。控制码CBS是由第I个第二数据触发器220至第K个第二数据触发器220的输出所组成。
[0035]图3绘示依照本发明一实施例的控制单元122其中的时钟信号CLK、启动信号START、第一数据触发器210的输出Sk至S。、以及控制码CBS的信号波形。T1至Τκ+1是启动信号START送出脉冲之后的K+1个时钟周期。如图3所示，上述K+1个第一数据触发器210组成一个移位寄存器(shift register),将启动信号START逐级向前传送，以产生Sk至S。。Sk至Stl的脉冲可将对应的第二数据触发器220的输出端O强制设定为逻辑高电位，进而触发后面的一个第二数据触发器220锁存目前的位值CP0UT，以产生控制码CBS。
[0036]图4绘示依照本发明一实施例的电压调节器校正电路100其中的时钟信号CLK和输出电压VOUT的信号波形，其中范围Vs是控制码CBS的整个数值范围所对应的输出电压VOUT的变动范围，基准电压Vini是控制码CBS等于O时所对应的输出电压V0UT。
[0037]请参考图3和图4。在时钟信号CLK的第I个周期T1，第K个第一数据触发器210锁存启动信号START，使其输出Sk成为I。Sk将第K个第二数据触发器220的输出Ck设定为I。此时控制码CBS的其余位Cim至C1皆为O。也就是说，在时钟信号CLK的第I个周期T1，控制单元122将控制码CBS设定为一个初始值。
[0038]这个初始值使输出电压VOUT等于Vini+Vs/2。此时的输出电压VOUT高于目标电压VT，比较器121输出的位值CPOUT为O。
[0039]在时钟信号CLK的第2个周期T2,第K-1个第一数据触发器210锁存SK，使其输出Sim成为I。Sih将第K-1个第二数据触发器220的输出Cim设定为1，并且触发第K个第二数据触发器220，使第K个第二数据触发器220锁存位值CPOUT。此时控制码CBS的位CK_2至C1皆为0，控制码CBS所对应的输出电压VOUT等于Vini+Vs/4。由于此时的输出电压VOUT低于目标电压VT，比较器121输出的位值CPOUT为I。
[0040]在时钟信号CLK的第3个周期T3,第K-2个第一数据触发器210锁存Sih，使其输出SK_2成为I。SK_2将第K-2个第二数据触发器220的输出CK_2设定为1，并且触发第K-1个第二数据触发器220，使第K-1个第二数据触发器220锁存位值CPOUT。此时控制码CBS的位CK_3至C1皆为0，控制码CBS所对应的输出电压VOUT等于Vini+Vs*3/8。由于此时的输出电压VOUT高于目标电压VT，比较器121输出的位值CPOUT为O。
[0041]依此类推，控制单元122在时钟信号CLK的第i个周期锁存位值CPOUT作为控制码CBS的第K-1+2个位，i为整数而且2〈=i〈=K+l。而且当i小于K+1时，控制单元122在时钟信号CLK的第i个周期将控制码CBS的第Κ-1+l个位设为I。以上述机制，控制单元122可在K+1个时钟周期T1至Τκ+1之内使用二分搜寻法决定控制码CBS的每一位，以产生完整的控制码CBS。在产生完整的控制码CBS之后，输出电压VOUT可表示如下。
[0042]V0UT=Vini+CK*Vs/2+CK_1*Vs/22+CK_2*Vs/23+...+(^Vs/^h+C^Vs/^k。
[0043]然后启动信号START不再送出脉冲，控制单元122锁存的控制码CBS可维持不变，持续发挥校正作用。
[0044]综上所述，本发明的电压调节器校正电路可补偿参考电压的误差和运算放大器所造成的偏移，得到精确的输出电压。本发明的电压调节器校正电路使用二分搜寻法，可迅速完成校正程序。`
[0045]虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属【技术领域】中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附的权利要求范围所界定者为准。
【权利要求】
1.一种电压调节器校正电路，包括: 一电压调节器，根据一参考电压和一反馈电压调节一输出电压，该反馈电压和该输出电压成正比；以及 一校正单元，耦接该电压调节器，使用一二分搜寻法根据该输出电压和一目标电压产生一控制码，该控制码决定该反馈电压和该输出电压的比例。
2.根据权利要求1所述的电压调节器校正电路，其中该电压调节器包括: 一晶体管，耦接一操作电压； 一分压电路，耦接该晶体管，根据该晶体管所供应的一电流提供该输出电压和该输出电压的多个分压； 一多工器，耦接该分压电路和该校正单元，根据该控制码提供上述多个分压其中之一作为该反馈电压； 一参考电压电路，提供该参考电压；以及 一运算放大器，耦接该多工器、该参考电压电路以及该晶体管，根据该参考电压和该反馈电压之间的误差控制该电流的大小。
3.根据权利要求2所述的电压调节器校正电路，其中该分压电路包括多个电阻，其中第一个电阻耦接该晶体管并提供该输出电压，其余每一电阻耦接前一电阻并提供上述多个分压其中之一。
4.根据权利要求3所述的电压调节器校正电路，其中该控制码的位数为K，K为预设正整数，该分压电路包括η个电阻，n=2K+l，当该控制码的数值为i，则该多工器提供该分压电路的第n-1个电阻所提供的该分压作为该反馈电压，i为整数而且0〈=i〈=2K-l。
5.根据权利要求1所述的电压调节器校正电路，其中该校正单元包括: 一比较器，耦接该电压调节器，根据该输出电压和该目标电压的比较输出一位值；以及 一控制单元，耦接该比较器和该多工器，根据该二分搜寻法和该位值产生该控制码。
6.根据权利要求5所述的电压调节器校正电路，其中当该输出电压高于该目标电压，该位值等于O ;当该输出电压低于该目标电压，该位值等于I。
7.根据权利要求5所述的电压调节器校正电路，其中该控制码的位数为K，K为预设正整数，该控制码的第I个位为最低有效位，该控制码的第K个位为最高有效位；该控制单元接收一时钟信号，在该时钟信号的第I个周期将该控制码设定为一初始值，在该时钟信号的第i个周期锁存该位值作为该控制码的第K-1+2个位，i为整数而且2〈=i〈=K+l。
8.根据权利要求7所述的电压调节器校正电路，其中当i小于K+1，则该控制单元在该时钟信号的第i个周期将该控制码的第Κ-1+l个位设为I。
9.根据权利要求7所述的电压调节器校正电路，其中该控制单元还接收一启动信号，而且该控制单元包括: K+1个第一数据触发器，其中每一上述第一数据触发器的时钟端接收该时钟信号，第j个第一数据触发器的数据端耦接第j+ι个第一数据触发器的输出端，j为整数而且0〈=j〈=K-l，第K个第一数据触发器的数据端接收该启动信号；以及 K+1个第二数据触发器，和上述K+1个第一数据触发器一一对应，其中每一上述第二数据触发器的数据端接收该位值，每一上述第二数据触发器的设定端耦接对应的该第一数据触发器的输出端，第j个第二数据触发器的输出端耦接第j+ι个第二数据触发器的时钟端，该控制码由第I个第二数据触发器至第K个第二数据触发器的输出组成。
10.一种电压调节器校正电路，包括: 一比较器，根据一目标电压和一电压调节器的一输出电压的比较输出一位值；以及 一控制单元，耦接该比较器，根据一二分搜寻法和该位值产生一控制码，其中该电压调节器根据一参考电压和一反馈电压调节该输出电压，该反馈电压和该输出电压成正比，而且该控制码决定该反馈电压和该输出电压的比例。
11.根据权利要求10所述的电压调节器校正电路，其中当该输出电压高于该目标电压，该位值等于O ;当该输出电压低于该目标电压，该位值等于I。
12.根据权利要求10所述的电压调节器校正电路，其中该控制码的位数为K，K为预设正整数，该控制码的第I个位为最低有效位，该控制码的第K个位为最高有效位；该控制单元接收一时钟信号，在该时钟信号的第I个周期将该控制码设定为一初始值，在该时钟信号的第i个周期锁存该位值作为该控制码的第K-1+2个位，i为整数而且2〈=i〈=K+l。
13.根据权利要求12所述的电压调节器校正电路，其中当i小于K+1，则该控制单元在该时钟信号的第i个周期将该控制码的第κ-1+l个位设为I。
14.根据权利要求12所述的电压调节器校正电路，其中该控制单元还接收一启动信号，而且该控制单元包括: K+1个第一数据触发器，其中每一上述第一数据触发器的时钟端接收该时钟信号，第j个第一数据触发器的数据端耦接第j+Ι个第一数据触发器的输出端，j为整数而且0〈=j〈= K-l，第K个第一数据触发器的数据端接收该启动信号；以及 K+1个第二数据触发器，和上述K+1个第一数据触发器一一对应，其中每一上述第二数据触发器的数据端接收该位值，每一上述第二数据触发器的设定端耦接对应的该第一数据触发器的输出端，第j个第二数据触发器的输出端耦接第j+Ι个第二数据触发器的时钟端，该控制码由第I个第二数据触发器至第K个第二数据触发器的输出组成。
【文档编号】G05F1/565GK103713683SQ201210450347
【公开日】2014年4月9日 申请日期:2012年11月12日 优先权日:2012年10月5日
【发明者】陈企扬, 黄三岳 申请人:智原科技股份有限公司