一种基于usb的伺服系统高速数据交互的通信单元的制作方法
【专利摘要】本发明涉及一种基于USB的伺服系统高速数据交互的通信单元。其技术方案是：所述上位机(1)的COM端与USB接口模块(2)的输入输出端2a连接；USB接口模块(2)的数据端和控制端2b与FPGA(11)的数据端和控制端11b连接，FPGA(11)的数据总线和地址总线与DSP控制器(8)的数据总线和地址总线对应连接；DSP控制器(8)的PWM输出端与功率驱动模块(10)的PWM输入端连接，永磁同步电机(9)的两路电流反馈端与DSP控制器(8)的输入端8c、8d对应连接，永磁同步电机(9)的位置反馈端与DSP控制器(8)的输入端8b连接；功率驱动模块(10)的输出端与永磁同步电机(9)的输入端连接。本发明具有结构简单、传输速率高、传输稳定、使用方便的特点。
【专利说明】—种基于USB的伺服系统高速数据交互的通信单元
【技术领域】
[0001]本发明属于伺服系统高速数据交互的通信单元【技术领域】。尤其涉及一种基于USB的伺服系统高速数据交互的通信单元。
【背景技术】
[0002]以闻速、闻精为目标的伺服系统，在激光加工、机器人、闻精度机床等闻科技领域中得到广泛的应用。随着伺服系统的控制算法越来越复杂，伺服控制效果很大程度上由算法的若干相关参数决定，伺服系统运行过程中各个状态参量，如位置、速度、误差等都是获得修改算法参数的基本依据。在研发过程中，为了对伺服系统的运行状态有更深入、更方便的认识，需要采用上位机实时监测并显示伺服系统的运行状态。伺服系统的运动状态参量复杂且数据传输量大，因此伺服系统和上位机进行数据交互时对数据的传输速率要求较闻。
[0003]目前，国内使用的伺服系统与上位机通信的主要方式有以下几种:串口通信方式，该方式结构简单，但数据传输速率低且稳定性差，传输数据不可靠；光纤通信，该方式传输速率高且传输稳定性较好，但是成本较高，结构复杂，且不便于与常规PC电脑进行数据通?目。
【发明内容】
[0004]本发明旨在克服现有技术存在的缺陷，目的是提供一种使用方便、传输稳定和传输速率高的基于USB的伺服系统高速数据交互的通信单元。
[0005]为实现上述目的，本发明采用的技术方案是:所述通信单元包括:上位机、USB接口模块、键盘及显示、I/o接口、现场总线接口、脉冲输入接口、模拟量接口、DSP控制器、FPGA、故障检测模块、功率驱动模块和永磁同步电机。
[0006]所述上位机的COM端与USB接口模块的输入输出端2a连接。USB接口模块的数据端和控制端2b与FPGA的数据端和控制端Ilb连接，键盘及显示的输入输出端3a与FPGA的控制端Ilc连接，I/O接口的输入输出端4a与FPGA的控制端Ild连接，现场总线接口的输入输出端5a与FPGA的控制端Ile连接，脉冲输入接口的输入输出端6a与FPGA的控制端Ilf连接，故障检测模块的输出端12a与FPGA的输入端Ila连接，FPGA的数据总线和地址总线与DSP控制器的数据总线和地址总线对应连接。模拟量接口的输入输出端7a与DSP控制器的输入输出口 8a连接，DSP控制器的PWM输出端与功率驱动模块的PWM输入端连接，永磁同步电机的两路电流反馈端与DSP控制器的输入端8c、8d对应连接，永磁同步电机的位置反馈端与DSP控制器的输入端Sb连接；功率驱动模块的输出端与永磁同步电机的输入端连接。
[0007]上位机装有读写USB接口软件，FPGA写有USB接口的读写逻辑时序控制软件，FPGA写有对采集数据组帧操作软件。
[0008]所述的USB接口模块由USB接口和USB控制芯片FT245RL组成，USB控制芯片FT245RL的引脚USBDM、弓丨脚USBDP与USB接口的引脚UD-和引脚UD+对应连接。
[0009]上位机的COM端与USB接口的输入输出端2a连接，USB控制芯片FT245RL的数据信号引脚D0-D7、写控制信号输入引脚WR、读控制信号输入引脚RD、满信号引脚TXE和空信号引脚RXF依次与FPGA的数据输入输出端口 D0-D7、写控制引脚WR、读控制引脚RD、满信号输入引脚TXE和空信号输入引脚RXF对应连接。
[0010]所述的读写USB接口软件的主流程是:
S-1、获取USB接口的端口号；
S-2、USB接口使能；
S-3、判断读数据或写数据，若为读数据，进入S-4，否则，进入S-7 ；
S-4、上位机读取USB接口的数据，判断一帧数据是否读取完成，若一帧数据读取完成，进入S-5，否则，重新执行S-4;
S-5、上位机接收完一帧数据后，对接收到的数据进行解析和缓存；
S-6、上位机判断USB接口的数据是否全部读取完成，若数据全部读取完成，进入S-8，否则返回S-4 ；
S-7、上位机向USB接口写数据，判断写数据操作是否完成，若写数据完成，进入S-8，否贝U，重新执行S-7;
S-8、读数据完成或写数据完成；程序结束。
[0011]所述的USB接口的读写逻辑时序控制软件的主流程是:
S-1、FPGA判断读数据或写数据，若为读数据，进入S-2，否则，进入S-5 ；
S-2、FPGA判断RXF是否为低电平，若为低电平，进入S-3，否则，进入S-8 ；
S-3、RD置低电平，执行读数据操作，RD置高电平；
S-4、FPGA判断数据域是否读空，若数据域读空，RXF置高电平，进入S-8，否则，返回执行 S-3 ；
S-5、FPGA判断TXE是否为低电平，若为低电平，进入S-6，否则，进入S-8 ；
S-6、WR置高电平，执行写数据操作，WR置高电平；
S-7、FPGA判断数据域是否写满，若数据域写满，TXE置高电平，进入S-8，否则，返回
S-6 ；
S-8、程序结束。
[0012]所述的对采集数据组帧操作软件的主流程是:
S-1、FPGA对DSP控制器采集的电流数据和位置数据整合和组帧；
S-2、FPGA对整合的数据添加帧头。
[0013]由于采用上述技术方案，本发明与现有技术相比具有如下积极效果:
本发明利用FPGA控制USB控制芯片FT245RL的读写逻辑时序，保证了 USB接口具有传输速率高、传输稳定的特点。USB控制芯片FT245RL具有八位并行数据与串行数据相互转换的功能，保证上位机和伺服系统数据交互的准确性；USB控制芯片FT245RL使用方便，使得该通信单元结构简单，缩短开发周期。本发明的上位机通过该USB接口模块与伺服系统进行高速数据交互，实时读取伺服系统的各个状态参量，并将分析结果显示在上位机的控制界面。
[0014]因此，本发明具有结构简单、使用方便、传输稳定和传输速率高的特点。
【专利附图】
【附图说明】
[0015]图1是本发明的一种结构示意图；
图2是图1中的USB接口模块2的结构示意图；
图3是图1中的上位机I的读写USB接口软件的主流程图；
图4是图1中的FPGAll的USB接口的读写逻辑时序控制软件的主流程图；
图5是图1中的FPGAll的对采集数据组帧操作软件的主流程图。
【具体实施方式】
[0016]下面结合附图和【具体实施方式】对本发明作进一步的描述，并非对保护范围的限制:
一种基于USB的伺服系统高速数据交互的通信单元。如图1所示，所述通信单元包括:上位机1、USB接口模块2、键盘及显示3、1/0接口 4、现场总线接口 5、脉冲输入接口 6、模拟量接口 7、DSP控制器8、FPGA11、故障检测模块12、功率驱动模块10和永磁同步电机9。
[0017]所述上位机I的COM端与USB接口模块2的输入输出端2a连接。USB接口模块2的数据端和控制端2b与FPGAll的数据端和控制端Ilb连接，键盘及显示3的输入输出端3a与FPGAll的控制端Ilc连接，I/O接口 4的输入输出端4a与FPGAll的控制端Ild连接，现场总线接口 5的输入输出端5a与FPGAll的控制端Ile连接，脉冲输入接口 6的输入输出端6a与FPGAll的控制端Ilf连接，故障检测模块12的输出端12a与FPGAll的输入端Ila连接，FPGAll的数据总线和地址总线与DSP控制器8的数据总线和地址总线对应连接。模拟量接口 7的输入输出端7a与DSP控制器8的输入输出口 8a连接，DSP控制器8的PWM输出端与功率驱动模块10的PWM输入端连接，永磁同步电机9的两路电流反馈端与DSP控制器8的输入端8c、8d对应连接，永磁同步电机9的位置反馈端与DSP控制器8的输入端8b连接；功率驱动模块10的输出端与永磁同步电机9的输入端连接。
[0018]上位机I装有读写USB接口软件，FPGAl I写有USB接口的读写逻辑时序控制软件，FPGAll写有对采集数据组帧操作软件。
[0019]如图2所示，所述的USB接口模块2由USB接口 2.1和USB控制芯片FT245RL2.2组成，USB控制芯片FT245RL2.2的引脚USBDM、引脚USBDP与USB接口 2.1的引脚UD-和引脚UD+对应连接。
[0020]上位机I的COM端与USB接口 2.1的输入输出端2a连接，USB控制芯片FT245RL2.2的数据信号引脚D0-D7、写控制信号输入引脚WR、读控制信号输入引脚RD、满信号引脚TXE和空信号引脚RXF依次与FPGAll的数据输入输出端口 D0-D7、写控制引脚WR、读控制引脚RD、满信号输入引脚TXE和空信号输入引脚RXF对应连接。
[0021]如图3所示，所述的读写USB接口软件的主流程是:
S-1、获取USB接口 2.1的端口号；
S-2、USB 接口 2.1 使能；
S-3、判断读数据或写数据，若为读数据，进入S-4，否则，进入S-7 ；
S-4、上位机I读取USB接口 2.1的数据，判断一帧数据是否读取完成，若一帧数据读取完成，进入S-5，否则，重新执行S-4 ； S-5、上位机I接收完一帧数据后，对接收到的数据进行解析和缓存；
S-6、上位机I判断USB接口 2.1的数据是否全部读取完成，若数据全部读取完成，进入S-8，否则返回S-4 ；
S-7、上位机I向USB接口 2.1写数据，判断写数据操作是否完成，若写数据完成，进入S-8，否则，重新执行S-7 ；
S-8、读数据完成或写数据完成；程序结束。
[0022]如图4所示，所述的USB接口的读写逻辑时序控制软件的主流程是:
S-U FPGAl I判断读数据或写数据，若为读数据，进入S-2，否则，进入S-5 ；
S-2、FPGAll判断RXF是否为低电平，若为低电平，进入S-3，否则，进入S-8 ；
S-3、RD置低电平，执行读数据操作，RD置高电平；
S-4、FPGAll判断数据域是否读空，若数据域读空，RXF置高电平，进入S-8，否则，返回执行S-3 ；
S-5、FPGAll判断TXE是否为低电平，若为低电平，进入S-6，否则，进入S-8 ；
S-6、WR置高电平，执行写数据操作，WR置高电平；
S-7、FPGA11判断数据域是否写满，若数据域写满，TXE置高电平，进入S-8，否则，返回
S-6 ；
S-8、程序结束。
[0023]如图5所示，所述的对采集数据组帧操作软件的主流程是:
S-1、FPGAll对DSP控制器8采集的电流数据和位置数据整合和组帧；
S-2、FPGAll对整合的数据添加帧头。
[0024]本【具体实施方式】与现有技术相比具有如下积极效果:
本【具体实施方式】利用FPGAll控制USB控制芯片FT245RL2.2的读写逻辑时序，保证了USB接口具有传输速率高、传输稳定的特点。USB控制芯片FT245RL2.2具有八位并行数据与串行数据相互转换的功能，保证上位机I和伺服系统数据交互的准确性；USB控制芯片FT245RL2.2使用方便，使得该通信单元结构简单，缩短开发周期。本【具体实施方式】的上位机I通过该USB接口模块2与伺服系统进行高速数据交互，实时读取伺服系统的各个状态参量，并将分析结果显示在上位机I的控制界面。
[0025]因此，本【具体实施方式】具有结构简单、使用方便、传输稳定和传输速率高的特点。
【权利要求】
1.一种基于USB的伺服系统高速数据交互的通信单元，其特征在于所述通信单元包括:上位机⑴、USB接口模块(2)、键盘及显示(3)、I/O接口(4)、现场总线接口(5)、脉冲输入接口(6)、模拟量接口(7)、DSP控制器(8)、FPGA(11)、故障检测模块(12)、功率驱动模块(10)和永磁同步电机(9)； 所述上位机(I)的COM端与USB接口模块⑵的输入输出端2a连接；USB接口模块(2)的数据端和控制端2b与FPGA(Il)的数据端和控制端Ilb连接，键盘及显示(3)的输入输出端3a与FPGA(Il)的控制端Ilc连接，I/O接口(4)的输入输出端4a与FPGA(Il)的控制端Ild连接，现场总线接口(5)的输入输出端5a与FPGA(Il)的控制端Ile连接，脉冲输入接口(6)的输入输出端6a与FPGA(Il)的控制端Ilf连接，故障检测模块(12)的输出端12a与FPGA(Il)的输入端Ila连接，FPGA(II)的数据总线和地址总线与DSP控制器⑶的数据总线和地址总线对应连接；模拟量接口(7)的输入输出端7a与DSP控制器⑶的输入输出口 8a连接，DSP控制器(8)的PWM输出端与功率驱动模块(10)的PWM输入端连接，永磁同步电机(9)的两路电流反馈端与DSP控制器⑶的输入端8c、8d对应连接，永磁同步电机(9)的位置反馈端与DSP控制器⑶的输入端Sb连接；功率驱动模块(10)的输出端与永磁同步电机(9)的输入端连接； 上位机(I)装有读写USB接口软件，FPGA (I I)写有USB接口的读写逻辑时序控制软件，FPGA(Il)写有对采集数据组帧操作软件。
2.根据权利要求1所述的基于USB的伺服系统高速数据交互的通信单元，其特征在于所述的USB接口模块(2)由USB接口 (2.1)和USB控制芯片FT245RL(2.2)组成，USB控制芯片FT245RL(2.2)的引脚USBDM、引脚USBDP与USB接口 (2.1)的引脚UD-和引脚UD+对应连接； 上位机⑴的COM端与USB接口(2.1)的输入输出端2a连接，USB控制芯片FT245RL(2.2)的数据信号引脚D0-D7、写控制信号输入引脚WR、读控制信号输入引脚RD、满信号引脚TXE和空信号引脚RXF依次与FPGA(II)的数据输入输出端口 D0-D7、写控制引脚WR、读控制引脚RD、满信号输入引脚TXE和空信号输入引脚RXF对应连接。
3.根据权利要求1所述的基于USB的伺服系统高速数据交互的通信单元，其特征在于所述的读写USB接口软件的主流程是: S-1、获取USB接口(2.1)的端口号； S-2、USB 接口 (2.1)使能； S-3、判断读数据或写数据，若为读数据，进入S-4，否则，进入S-7 ； S-4、上位机(I)读取USB接口(2.1)的数据，判断一帧数据是否读取完成，若一帧数据读取完成，进入S-5，否则，重新执行S-4 ； S-5、上位机(I)接收完一帧数据后，对接收到的数据进行解析和缓存； S-6、上位机(I)判断USB接口(2.1)的数据是否全部读取完成，若数据全部读取完成，进入S-8，否则返回S-4 ； S-7、上位机(I)向USB接口(2.1)写数据，判断写数据操作是否完成，若写数据完成，进入S-8，否则，重新执行S-7 ； S-8、读数据完成或写数据完成；程序结束。
4.根据权利要求1所述的基于USB的伺服系统高速数据交互的通信单元，其特征在于所述的USB接口的读写逻辑时序控制软件的主流程是: S-UFPGA(Il)判断读数据或写数据，若为读数据，进入S-2，否则，进入S-5 ； S-2, FPGA(Il)判断RXF是否为低电平，若为低电平，进入S-3，否则，进入S-8 ； S-3、RD置低电平，执行读数据操作，RD置高电平； S-4、FPGA(Il)判断数据域是否读空，若数据域读空，RXF置高电平，进入S-8，否则，返回执行S-3 ； S-5, FPGA(Il)判断TXE是否为低电平，若为低电平，进入S-6，否则，进入S-8 ； S-6、WR置高电平，执行写数据操作，WR置高电平； S-7、FPGA(11)判断数据域是否写满，若数据域写满，TXE置高电平，进入S-8，否则，返回 S-6 ； S-8、程序结束。
5.根据权利要求1所述的基于USB的伺服系统高速数据交互的通信单元，其特征在于所述的对采集数据组帧操作软件的主流程是: S-UFPGA(Il)对DSP控制器(8)采集的电流数据和位置数据整合和组帧； S-2、FPGA(Il)对整合的数据添加帧头。
【文档编号】G05B19/042GK104238420SQ201410470162
【公开日】2014年12月24日 申请日期:2014年9月16日 优先权日:2014年9月16日
【发明者】周凤星, 董烈超, 卢少武, 马娅婕, 严保康, 但峰 申请人:武汉科技大学