1.一种集成MODBUS协议的交交变频控制板，其特征在于，具体包括：DSP+FPGA协同处理器，MODBUS接口，同步电压接口，脉冲驱动接口，A/D转换模块，电压电流采样模块和电机转速位置采样模块；
DSP+FPGA协同处理器同时连接MODBUS接口，A/D转换模块，电机转速位置采样模块，同步电压接口和脉冲驱动接口；A/D转换模块连接电压电流采样模块；电压电流采样模块连接外供的电压电流传感器；同步电压接口连接外供的同步变压器；脉冲驱动接口连接外供的主功率电路；
DSP+FPGA协同处理器通过MODBUS接口和MODBUS主站通信，接收同步电压接口产生的同步电压，A/D转换模块产生的电流电压信号，以及电机转速位置采样模块产生的电机速度和位置信号，根据以上的检测信号，通过速度调节，直流电流调节，矢量控制，弱磁控制，交流电流调节，交流电压前馈补偿环节，交流电流断续补偿环节，无环流换向逻辑以及移相触发环节任务后产生控制脉冲，控制脉冲通过脉冲驱动接口，被转换成合适的电平信号去驱动交交变频功率电路。
2.如权利要求1所述的一种集成MODBUS协议的交交变频控制板，其特征在于，所述的DSP+FPGA协同处理器中，DSP采用TMS320F28335芯片，FPGA采用EPF10K30A芯片，DSP芯片通过数据总线、地址总线和控制信号线和FPGA芯片互联，从而实现DSP主板和FPGA接口板的信息交换，具体是TMS320LF28335芯片的19根地址线、16根数据线以及读写控制线均和EPF10K30A芯片的相应管脚相连；
TMS320F28335芯片的16根数据线具体连接为：TMS320F28335芯片的XD0到XD3管脚分别和EPF10K30A芯片的IO38到IO41管脚一一连接；TMS320F28335芯片的XD4到XD7管脚分别和EPF10K30A芯片的IO44到IO47管脚一一连接；TMS320F28335芯片的XD8到XD13管脚分别和EPF10K30A芯片的IO53到IO58管脚一一连接；TMS320F28335芯片的XD14到XD15管脚分别和EPF10K30A芯片的IO60到IO61管脚一一连接；
TMS320F28335芯片的19根地址线具体连接为：TMS320F28335芯片的XA0到XA2管脚分别和EPF10K30A芯片的IO7到IO9管脚一一连接；TMS320F28335芯片的XA3到XA7管脚分别和EPF10K30A芯片的IO11到IO15管脚一一连接；TMS320F28335芯片的XA8到XA9管脚分别和EPF10K30A芯片的IO17到IO18管脚一一连接；TMS320F28335芯片的XA10到XA17管脚分别和EPF10K30A芯片的IO24到IO31管脚一一连接；TMS320F28335芯片的XA18管脚和EPF10K30A芯片的IO36管脚一一连接；
TMS320F28335芯片的控制线XR/W管脚和EPF10K30A芯片的IO63管脚连接；TMS320F28335芯片的控制线XRD管脚和EPF10K30A芯片的IO64管脚连接；TMS320F28335芯片的控制线XWE0管脚和EPF10K30A芯片的IO65管脚连接；TMS320F28335芯片的控制线XZCS7管脚和EPF10K30A芯片的IO67管脚连接；TMS320F28335芯片的控制线XZCS6管脚和EPF10K30A芯片的IO68管脚连接。
3.如权利要求1所述的一种集成MODBUS协议的交交变频控制板，其特征在于，所述的MODBUS接口电路采用ADM4587芯片，DSP+FPGA协同处理器与MODBUS接口的管脚连接为：
TMS320F28335芯片的GPIO12管脚和ADM4587芯片的DE管脚相连，TMS320F28335芯片的SCIRXB管脚和ADM4587芯片的R管脚相连，TMS320F28335芯片的SCITXB管脚和ADM4587芯片的D管脚相连。
4.如权利要求1所述的一种集成MODBUS协议的交交变频控制板，其特征在于，所述的DSP+FPGA协同处理器与电机转速位置采样模块的管脚连接为：
电机转速位置采样模块通过增量式码盘对电机的速度和位置进行采样，将采集的电机速度检测信号A+，A-，B+，B-，Z+，Z-，通过光耦器件TLP114A隔离后，分别接入TMS320F28335芯片的QEP1A，QEP1B和QEP1I管脚上。
5.如权利要求1所述的一种集成MODBUS协议的交交变频控制板，其特征在于，所述的同步电压接口包括：功放器件OPA2277隔和光耦器件TLP114A；DSP+FPGA协同处理器与同步电压接口的管脚连接为：同步变压器的电压信号输入经功放器件OPA2277进行放大、整形，光耦器件TLP114A隔离后接到FPGA的GPIO74管脚上。
6.如权利要求1所述的一种集成MODBUS协议的交交变频控制板，其特征在于，所述的DSP+FPGA协同处理器与A/D转换模块的管脚连接为：
A/D转换模块采用ADS8365芯片，电压电流采样模块采集不同的电流电压检测信号，分别经不同的功放器件INA159进行放大和整形后，输入到ADS8365芯片的CHA0+管脚，CHA0-管脚，CHB0+管脚，CHB0-管脚，CHC0+管脚，CHC0-管脚，CHA1+管脚，CHA1-管脚，CHB1+管脚，CHB1-管脚，CHC1+管脚，CHC1-管脚上，经过模数转换成并行信号，通过数据线上传给FPGA；
ADS8365芯片的数据线AXD0管脚与EPF10K30A芯片的IO167管脚连接；ADS8365芯片AXD1管脚与EPF10K30A芯片的IO163管脚连接；ADS8365芯片AXD2管脚与EPF10K30A芯片的IO160管脚连接；ADS8365芯片AXD3管脚与EPF10K30A芯片的IO150管脚连接；ADS8365芯片AXD4管脚与EPF10K30A芯片的IO149管脚连接；ADS8365芯片AXD5管脚与EPF10K30A芯片的IO148管脚连接；ADS8365芯片AXD6管脚与EPF10K30A芯片的IO147管脚连接；ADS8365芯片AXD7管脚到AXD12管脚分别与EPF10K30A芯片的IO144管脚到IO139管脚一一连接；ADS8365芯片AXD13管脚到AXD15管脚分别与EPF10K30A芯片的IO136管脚到IO134管脚一一连接；
ADS8365芯片的地址线AXA0管脚到AXA2管脚分别和EPF10K30A芯片的IO170到IO168管脚一一连接；
ADS8365芯片的控制线CS管脚和EPF10K30A芯片的IO133管脚连接，ADS8365芯片的控制线WR管脚和EPF10K30A芯片的IO132管脚连接，ADS8365芯片的控制线RD管脚和EPF10K30A芯片的IO131管脚连接，ADS8365芯片的控制线CLK管脚和EPF10K30A芯片的IO128管脚连接，ADS8365芯片的控制线EOC管脚和EPF10K30A芯片的IO127管脚连接。
7.如权利要求1所述的一种集成MODBUS协议的交交变频控制板，其特征在于，所述的DSP+FPGA协同处理器与脉冲驱动接口的管脚连接为：
脉冲驱动接口包括12个光耦器件TLP114A和隔离芯片ULN2803A；
FPGA产生的12路脉冲输出信号分别从EPF10K30A芯片IO111管脚到IO116管脚，IO119管脚到IO122管脚，以及IO125管脚到IO126管脚，经过12个光耦器件TLP114A隔离后分别接到2个ULN2803A芯片的IN1管脚-IN6管脚上。