技术领域本实用新型涉及半导体领域，特别是涉及一种带阻抗调节的耗尽管基准电路。
背景技术：
基准电压源或参考电压通常是指在电路中作电压基准的高稳定度电压源。随着集成电路规模的不断增大，尤其是系统集成技术(SOC)的发展，它也成为大规模、超大规模集成电路和几乎所有数字模拟系统中不可缺少的基本电路模块。在模拟信号与数字信号相互转换的过程中，基准电压芯片起到举足轻重的作用，它为模拟信号的量化工作提供标准。在许多集成电路和电路单元中，如数模转换器(DAC)、模数转换器(ADC)、线性稳压器和开关稳压器，都需要精密而又稳定的电压基准。在数模转换器中，DAC根据呈现在其输入端上的数字输入信号，从DC基准电压中选择和产生模拟输出；在模数转换器中，DC电压基准又与模拟输入信号一起用于产生数字化的输出信号。在精密测量仪器仪表和广泛应用的数字通信系统中都经常把基准电压源用作系统测量和校准的基准。因此，基准电压源在模拟集成电路中占有很重要的地位，它直接影响着电子系统的性能和精度。如图1所示为传统耗尽增强型基准电路，包括耗尽型NMOS管101，增强型NMOS管102，耗尽型NMOS管101的漏端连接电源电压、栅端和源端相连后连接增强型NMOS管102的漏端，增强型NMOS管102的栅端和其漏端相连、源端接地；耗尽型NMOS管101接成电流源形式给增强型NMOS管102提供电流偏置，耗尽型NMOS管101的源端和增强型NMOS管102的漏端为最终的基准输出端。根据电路结构有如下关系：ID101=12K101(0+VD)2---(1)]]>ID102=12K102(VREF-VT)2---(2)]]>ID101＝ID102(3)由以上关系可得：VREF=K101K102VD+VT---(4)]]>其中，VD为耗尽型NMOS管的阈值电压的绝对值，具有正温度特性；VT为增强型NMOS管的阈值电压，具有为负温度特性；ID101为耗尽型NMOS管的漏端电流；ID102为增强型NMOS管的漏端电流；K101为耗尽型NMOS管的宽长比；K102为增强型NMOS管的宽长比；VREF为输出的基准电压。当耗尽型NMOS管101和增强型NMOS管102选择适当的宽长比，能使得VREF得到零温度特性的电压(例：K101＝2μ/120μ,K102＝2μ/50μ，对应某厂0.5μ工艺)；同时式(4)中VREF是一个和电源电压(VDD)无关的电压。综上当选择合适的宽长比可以使VREF实现不随电压和温度变化的参考基准电压。但是对于耗尽型NMOS管的电流关系，式(1)只有在耗尽型NMOS管的漏端电流ID101比较小的时候才是比较精确的，如果ID101比较大，式(1)中会需要加入一个和输入电压有关的因子来修正，这样就会导致最终的VREF是和输入电压相关的函数，这样就不能精确实现电压无关的基准电压源；所以一般在实际应用时，ID101会取一个比较小的值，这样就导致K101取一个比较小的值，一般都会采用一个倒宽长比例很大的管子实现，同时为了保证零温度特性，K102也会取比较小的值，最终耗尽型NMOS管101和增强型NMOS管102都要采用倒宽长比例非常大的管子，这样导致这两个管子的版图面积很大。此外，对于现有的耗尽管而言，采用该结构实现基准电压源还有一个比较棘手的问题，VD在工艺生产过程中该值的精度很难控制，导致VD随工艺波动的范围很宽。因此，如何改进现有基准电路结构，减小版图面积、提高精度已成为本领域技术人员亟待解决的问题之一。
技术实现要素：
鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种带阻抗调节的耗尽管基准电路，用于解决现有技术中MOS管占用版图面积大，具有正温度系数的电压随工艺波动大、精度很难控制等问题。为实现上述目的及其他相关目的，本实用新型提供一种带阻抗调节的耗尽管基准电路，所述带阻抗调节的耗尽管基准电路至少包括：漏端连接电源电压的耗尽型NMOS管，所述耗尽型NMOS管的源端与阻抗的第一端相连，所述耗尽型NMOS管的栅端与所述阻抗的第二端相连；源端接地的增强型NMOS管，所述增强型NMOS管的栅端与所述增强型NMOS管的漏端相连后与所述阻抗的第二端相连，所述增强型NMOS管的漏端为输出端。优选地，所述阻抗为阻值固定的电阻。优选地，所述阻抗包括一电阻串，各电阻两端并联熔线，各熔线两端连接焊盘，通过焊盘控制熔线烧断或不烧断以此调整阻抗值。如上所述，本实用新型的带阻抗调节的耗尽管基准电路，具有以下有益效果：本实用新型的带阻抗调节的耗尽管基准电路输出的基准电压与温度无关，与电源电压无关，同时占用版图面积小、工艺相关性小、精度易控制，适于实际生产和使用。附图说明图1显示为现有技术中的耗尽增强型基准电路示意图。图2显示为本实用新型的带阻抗调节的耗尽管基准电路的一种实施方式。图3显示为本实用新型的带阻抗调节的耗尽管基准电路的另一种实施方式。元件标号说明101耗尽型NMOS管102增强型NMOS管103耗尽型NMOS管104阻抗105增强型NMOS管106第一电阻107第二电阻108第三电阻具体实施方式以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。请参阅图2～图3。需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图式中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。实施例一如图2所示，本实用新型提供一种带阻抗调节的耗尽管基准电路，所述带阻抗调节的耗尽管基准电路至少包括：漏端连接电源电压VDD的耗尽型NMOS管103，所述耗尽型NMOS管103的源端与阻抗的第一端相连，所述耗尽型NMOS管103的栅端与所述阻抗的第二端相连；源端接地的增强型NMOS管105，所述增强型NMOS管105的栅端与所述增强型NMOS管105的漏端相连后与所述阻抗的第二端相连，所述增强型NMOS管105的漏端为输出端，输出基准电压VREF。所述阻抗104可以是任意对电流起阻碍作用的器件，在此不一一赘述。在本实施例中，所述阻抗104为阻值固定的电阻。根据电路结构有如下关系：ID103=12K103(-ID103*Z+VD)2---(4)]]>ID105=12K105(VREF-VT)2---(5)]]>由以上关系得：ID103=VDZ+1K103Z2-22ZVDK103+1K1032---(6)]]>VREF=VT+2VDK105*Z+2K103*K105*Z2-4K1052VD*ZK103+1K1032---(7)]]>其中，ID103为耗尽型NMOS管103的漏端电流，ID105为增强型NMOS管105的漏端电流，VT为所述增强型NMOS管105的阈值电压，VD为所述耗尽型NMOS管103的阈值电压的绝对值，K105为所述增强型NMOS管105的宽长比，K103为所述耗尽型NMOS管103的宽长比，Z为所述阻抗104的阻抗值。根据式(7)，利用所述耗尽型NMOS管103的阈值电压VD的正温度特性和所述增强型NMOS管105的阈值电压VT的负温度特性的补偿。首先在正温度影响项里先忽略影响较小的项和温度无关的项保留对温度影响比较大的项根据所述耗尽型NMOS管103的阈值电压VD的正温度特性和所述增强型NMOS管105的阈值电压VT的负温度特性(这个和采用的工艺有关)，先确定K105*Z的值；然后再根据电路所要求的电流要求结合式(4)和式(5)确定最终的合适的K103、K105和Z；这样来保证基准电压VREF实现温度无关性。而且式(7)中基准电压VREF和电源电压VDD不相关，因此该电路也可以实现电源和温度无关的基准。对比式(1)和式(6)，传统耗尽增强型基准电路中耗尽型NMOS管的漏端电流ID101是耗尽型NMOS管的阈值电压VD的二次函数，而本实用新型的带阻抗调节的耗尽管基准电路中耗尽型NMOS管的漏端电流ID103是耗尽型NMOS管的阈值电压VD的线性函数(其中可忽略项显然地，本实用新型的带阻抗调节的耗尽管基准电路中耗尽型NMOS管的漏端电流ID103受耗尽型NMOS管的阈值电压VD的影响更小，工艺相关性更小，更适合实际生产；而且从式(6)可以发现，只要选择合适的阻抗值Z可以实现比较小的ID103，从而更好地实现与电源电压VDD的无关性，这样就不需要使用传统耗尽增强型基准电路中倒宽长的管子，减小了耗尽型NMOS管103和增强型NMOS管105占用的面积，更好的降低了芯片成本，更适合实际生产。实施例二如图3所示，本实施例提供本实用新型的带阻抗调节的耗尽管基准电路的另一种实施方式，所述带阻抗调节的耗尽管基准电路至少包括：漏端连接电源电压VDD的耗尽型NMOS管103，所述耗尽型NMOS管103的源端与阻抗的第一端相连，所述耗尽型NMOS管103的栅端与所述阻抗的第二端相连；源端接地的增强型NMOS管105，所述增强型NMOS管105的栅端与所述增强型NMOS管105的漏端相连后与所述阻抗的第二端相连，所述增强型NMOS管105的漏端为输出端，输出基准电压VREF。不同之处在于，通过FUSE(熔线)修调的方法实现阻抗值可变。本实施例中，所述阻抗为阻值可变的电阻。具体地，如图3所示，所述阻抗为电阻串，包括第一电阻106、第二电阻107以及第三电阻108，本实施例仅作为示例，电阻串中电阻的数量可根据实际需要做具体设定。各电阻两端并联熔线，通过烧断熔线或不烧断熔线来调整阻抗值。为了节省成本并确保始终有电阻串联于所述耗尽型NMOS管103的源端和所述增强型NMOS管105的漏端之间，在本实施例中，所述第三电阻108两端未并联熔线，所述第一电阻106两端并联第一熔线，所述第一熔线的两端分别连接第一烧铝焊盘P1和第二烧铝焊盘P2；所述第二电阻107两端并联第二熔线，所述第二熔线的两端分别连接第二烧铝焊盘P2和第三烧铝焊盘P3。在烧铝焊盘上施加大电流，通过电迁移提高温度可烧断熔线，若所述第一熔线烧断，所述第一烧铝焊盘P1和所述第二烧铝焊盘P2之间阻抗为第一电阻106；若所述第一熔线不烧断，所述第一烧铝焊盘P1和所述第二烧铝焊盘P2之间阻抗为0。同样所述第二烧铝焊盘P2和所述第三烧铝焊盘P3之间的阻抗也可以通过烧断和不烧断两种状态取阻抗107和0。利用该方案的FUSE修调方法，可以很好的解决工艺偏差带来的基准电压VREF的漂移，同时该FUSE修调电路还可以通过增加FUSE修调烧铝焊盘的数量来提高修调的范围和精度。本实施例的FUSE修调电路和实施例一中耗尽型NMOS管的漏端电流、增强型NMOS管的漏端电流、基准电压VREF的关系式相同，可通过相同的方法得到与温度和电源电压无关的基准电压，在此不一一赘述。如上所述，本实用新型的带阻抗调节的耗尽管基准电路，具有以下有益效果：本实用新型的带阻抗调节的耗尽管基准电路输出的基准电压与温度无关，与电源电压无关，同时占用版图面积小、工艺相关性小、精度易控制，适于实际生产和使用。综上所述，本实用新型提供一种带阻抗调节的耗尽管基准电路，至少包括：漏端连接电源电压的耗尽型NMOS管，所述耗尽型NMOS管的源端与阻抗的第一端相连，所述耗尽型NMOS管的栅端与所述阻抗的第二端相连；源端接地的增强型NMOS管，所述增强型NMOS管的栅端与所述增强型NMOS管的漏端相连后与所述阻抗的第二端相连，所述增强型NMOS管的漏端为输出端。本实用新型的带阻抗调节的耗尽管基准电路输出的基准电压与温度无关，与电源电压无关，同时占用版图面积小、工艺相关性小、精度易控制，适于实际生产和使用。所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。