一种基于误差放大器的片内外可选方案的环路补偿电路的制作方法

本发明属于模拟集成电路技术领域，尤其涉及模拟开关电源电路中与误差放大器ea相关的环路补偿电路。

背景技术：

当今集成电路技术中，误差放大器ea是不可或缺的模块。误差放大器将采样反馈信号与基准信号的差值放大后，用作后续电路的关键控制信号。为了保证整个环路的稳定性，需要对电路进行频率补偿，环路的补偿电路一般在ea的输出级。

为了使系统稳定，须调整系统的相位特性，使得增益交点处的相位偏移小于180度。为了使系统获得足够的稳定性而需要使用足够大的电容，许多传统的环路补偿电路都设置在芯片的外部，但这样的补偿电路设计较复杂，且面积成本相对较大；也有许多的环路补偿电路选择集成在芯片内部，但这样在简化电路的同时却无法保证系统在不同应用情况下足够的稳定性。

技术实现要素：

本发明解决的问题，就是针对不同情况下对电路稳定性或简洁性的不同要求，提供一种可根据不同应用条件而自定义基于误差放大器选择片内或片外补偿方案的电路。

为了解决上述问题，本发明采用如下技术方案：

一种基于误差放大器的片内外可选方案的环路补偿电路，包括选通逻辑使能电路、片内片外补偿电路、片外补偿方案的片内缓冲级、不同补偿方案下有不同性能的误差放大器电路；

所述选通逻辑使能电路部分包含传输门tg1和传输门tg2，一个使能逻辑产生电路3，使能逻辑产生电路3的输入端为sel引脚的片内端，使能逻辑产生电路3的输出端产生电压信号ven，分别连接至第一传输门tg1、第二传输门tg2的使能端和误差放大器输出级；使能逻辑电路所述部分包含一个偏置电路16、迟滞比较器7和产生迟滞的电路部分8，偏置电路16含有一个电流源ibias1和nmos管mn5；电流源ibias1的正端连接电源电压vdd负端与nmos管mn5的漏端相连，nmos管mn5的栅端与漏端短接，源端接地；迟滞比较器7中的输入管为nmos管mn1和nmos管mn2，nmos管mn1的栅端连接引脚sel片内部分的，源端连接mn4的漏端和mn2的源端，mn2的栅端接基准电压vref2，mn4的源端接地，栅端与mn5和mn3的栅端短接；mn1的漏端接mp1的漏端，mn2的漏端与mp2的漏端相连；mp2栅端和漏端短接，mp2的源端接电源电压vdd；mp1的栅端与mp2的栅端相连，mp1的源端接电源电压vdd；比较器第二级共源级接法的pmos管mp5的栅端与mp1和mn1的漏端相连，mp5的源端接电源电压vdd，mp5的漏端接nmos管mn3的漏端；mn3的栅端与mn4的栅端相连，mn3的源端接地；反相器inv1和反相器inv2级联，inv1的输入端与mn5、mn3的漏端相接，inv1的输出端与inv2的输入端相连；产生迟滞的电路部分8由2个pmos管构成，mp3的源端接电源vdd，栅端接inv1的输出端，mp3的漏端接mp4的源端；pmos管mp4的栅漏短接呈二极管连接形式，其栅端和漏端与mp2、mp1的漏端相连；inv2的输出端输出使能电压信号ven；

所述片内频率补偿方案电路，包含一个集成于片内的电容c1和与之串联的电阻r3；电容c1的负端接地，正端与电阻r3一端相连，电阻r3的另一端与传输门tg2的输出端相连，该端口可输出经片内方案补偿过的输出电压vea2；

所述片外频率补偿方案电路，包含一个连接片内片外的双向引脚sel，两个开关sw1和sw2，2个电容c2和c3和一个电阻r4；开关sw1一端连接sel引脚片外部分，一端连接电源电压vdd；开关sw2一端连接sel引脚片外部分，另一端连接电阻r4，电阻r4的另一端连接电容c2的正端，电容c2的负端接地；电容c3的正端与开关sw2和r4的连接点相连，c3的负端接地；sel引脚片内部分与传输门tg1的输出端、片外补偿方案的片内缓冲级电路的输入端相连；

所述片外补偿方案的片内缓冲级电路4，即ea_buffer，包含两个起钳位作用的运放op1、op2，两个nmos管构成的源跟随器mn6、mn7，4个电阻r5，r6，r7，r8，两个电容c4，c5；运放9，即op1，其正端输入与ea输出电压vea0相连，负端与mn6的源端相连；mn6的漏端与电源电压vdd相连，栅端与op1输出相连；电容c4的正端与op1输出、mn6栅端相连；电阻r5的一端与mn6源端相连，另一端与电阻r6相连，r6的另一端接地；运放op2，其正端输入与r5、r6的连接点相连，负端输入与电阻r7、r8的连接点相连；mn7的漏端与电源电压相连，mn7栅端与op2输出端相连，mn7源端与电阻r7相连，电阻r7的另一端与r8相连，r8另一端接地；电容c5的正端与op2输出端、mn7栅端相连，c5的负端与op2负端输入相连；mn7的源端的电压即为片外补偿方案经片内缓冲级缓冲过后的输出vea1；

片外补偿方案的片内缓冲级电路4中所述起钳位作用的运放op1与op2，包含偏置电路10，自偏置的共栅共源电流镜11，折叠式共栅共源的输入级12；偏置电路10包含电流源ibias2，镜像nmos管mn13、mn12和pmos管mp12；电流源ibias2的正端连接电源电压vdd，负端与mn13的漏端相连，mn13的栅漏短接，呈二极管链接形式，mn13的源端接地；mn12的源端接地，mn12栅端与mn13栅端相连，mn12的漏端与p12的漏端相连，mp12栅漏短接呈二极管形式；共栅共源电流镜11包含pmos管mp8、mp9、mp10、mp11；mp9的栅端与mp12、mp11的栅端相连，mp9的源端与mp8的漏端相连，mp9的漏端与mn8的漏端相连；mp11的源端与mp10的漏端相连，mp11的漏端与mn10的漏端相连；mp10的源端与电源电压vdd相连，栅端与mp8栅端相连；mp8的栅端与mp9的漏端相连，mp8的源端与电源电压vdd相连；折叠式共栅共源输入级11含有电流源ibias3，2个pmos管mp6、mp7，4个nmos管mn8、mn9、mn10、mn11；电流源ibias3的正端接电源电压vdd，ibias3的负端与mp6、mp7的源端相连；mp6、mp7的栅端分别是运放的正输入端和负输入端，mp6的漏端与mn8源端、mn9漏端相连，mp7漏端与mn10源端、mn11漏端相连；mn8源端与mn9漏端相连，mn10源端和mn11漏端相连；mn9源端接地，mn11源端接地；mn10的漏端和mp11的漏端的连接点为运放的输出端vo；

所述误差放大器电路，包含偏置电路部分17、运放差分输入部分13、运放第二级电流比较部分14、受逻辑比较电路控制的输出级电路部分15；偏置电路部分17包含电流源ibias4，nmos镜像管mn14、mn15和pmos管mp13；电流源ibias4的正端与电源电压vdd相连，负端与mn14漏端相连，mn14栅漏短接呈二极管连接形式，mn14源端接地；mn15栅端与mn14栅端相连，mn15源端接地，mn15漏端与mp13漏端相连，mp13栅漏短接呈二极管连接形式；运放差分输入部分13包含射随器pnp管qp1，射随器pnp管qp2，nmos管mn16、mn17，pmos管mp14、mp15、mp16、mp17，差分npn管qn1、qn2、qn3、qn4和电阻r9、r10；qp1基极为误差放大器正输入端，接vref1，qp1集电极接地，qp1发射极与mp14漏端相连，mp14栅端与mp13栅端相连；mp15、mp16、mp17的栅端均与mp14、mp13栅端相连，源端均与电源电压vdd相连，mp15漏端与qn1、qn2集电极相连，mp16漏端与qn3、qn4集电极相连，mp17漏端与qp2发射极相连，qp2基极为误差放大器负输入端，接vfb，qp2集电极接地；qn1、qn2集电极短接，连接于mp15漏端；qn1、qn2基极短接，连接于r9一端，r9另一端与qp1发射极相连；qn3、qn4集电极短接，连接于mp16漏端；qn3、qn4基极短接，连接于r10一端，r10另一端与qp2发射极相连；运放第二级电流比较部分14包含5个nmos管，mn18、mn19、mn20、mn21、mn22，3个pmos管mp18、mp19、mp20；mn18栅漏短接呈二极管连接形式，其漏端与mp16漏端相连，mn18源端接地；mn19源端接地，栅端与mn18栅端相连，mn19漏端与mp18漏端相连，mp18栅漏短接，mp19、mp20栅端均与mp18栅端相连，源端均与电源电压vdd相连；mn20的源端接地，栅漏短接，mn20的漏端与mp15漏端相连，mn21、mn22栅端均与mn20栅端相连，源端均接地；mn21漏端与mp19漏端相连，mn22漏端与mp20漏端相连；mp19、mp20、mn21、mn22的漏端为误差放大器输出端vea0；mp21源端与mp20漏端相连，mp21漏端与mn23漏端相连，mn23源端与mn22漏端相连；mp21栅端与使能信号ven相连，mn23栅端与反相器inv3输出端相连，inv3输入端与使能信号ven相连；

本发明的益处在于，在应用条件不需要构架复杂、占用面积大的环路补偿方式时，可选择在片内集成预设好的片内补偿方式，简化电路，节省面积；在应用条件需要环路精确补偿，稳定性良好，可滤高频噪声的补偿方案时，可选择在引脚sel片外部分挂接用户自定义的补偿电路。与传统的误差放大器的环路补偿方案相比，该发明可使电路适应面更广，针对不同需求在不同的应用条件下工作。

附图说明

图1是实现本发明的系统原理架构图；

图2是该发明中选通逻辑使能电路原理图；

图3是该发明中片外补偿方案的片内缓冲级电路原理图；

图4是该发明中片外补偿方案的片内缓冲级电路中钳位运放的原理图；

图5是该发明中误差放大器的电路原理图；

具体实施方式

下面结合附图，给出本发明的最佳实施例，并给予详细的描述。

图1所示为实现本发明的系统原理架构图，包含：片外电路结构1、片内电路结构2、选通逻辑使能电路3、片外补偿方案片内缓冲级电路4、片外补偿方案5，片内补偿方案6。

vref1为基准电路产生的参考电压，vout为芯片输出端电压，vfb为vout经电阻r1、r2分压后得到的反馈电压。误差放大器ea将vref1与vfb的差值放大后输出vea0。传输门tg1与tg2的使能信号反相，因而同时只能开启一路。根据选通逻辑使能电路3的输出电压ven的不同状态，vea0电压信号将经过传输门tg1或tg2从而采用不同的补偿方案。

引脚sel为双向引脚，连接片内外电路。sel引脚片外部分连接两个开关sw1和sw2，根据自定义sw1和sw2的不同开关状态，可使选通逻辑使能电路3的输出电压ven进入不用状态。为了电路能正常工作，sw1和sw2的开关状态不能相同，即同时只能开启一路。当sw1接通而sw2断开时，sel上的电压为电源电压vdd，在选通逻辑使能电路3中，使ven为高电平，因为传输门tg1关断而tg2导通，使得误差放大器的输出选择片内补偿方案得到输出电压vea2；当sw1断开而sw2接通时，sel引脚在片外挂接补偿电路5，此时sel引脚上的电压在选通逻辑使能电路3的中，使ven为低电平，因而传输门tg1导通而tg2关断，使得误差放大器的输出选择片外补偿方案得到vea1。在片外补偿方案中，为了更好地提升环路稳定性，增加缓冲级4，即ea_buffer电路以滤去高频噪声。

图2是该发明中选通逻辑使能电路原理图，包含：一个偏置电路16、迟滞比较器7和产生迟滞的电路部分8。

vref2为参考电压，保证其值大于vea0并小于电源电压vdd即可。当图1中的sw1接通而sw2断开时，sel上的电压为电源电压vdd，此时迟滞比较器7的正端输入电压vdd大于负端输入电压vref2，此时运放输出为高电平，经两级反相器inv1与inv2处理后，ven为高电平。为防止因为噪声等因素引起的电路输出逻辑在比较阈值附近来回翻转，该比较器引入迟滞产生部分8。当比较器输出电平为高时，inv1的输出为低，mp3管开启，mp4栅漏短接相当于一个二极管连接形式的电阻，相当于将mn2的漏端电压上拉一定幅度，使得比较器的翻转阈值下降；反之同理，当比较器输出电平为高时，比较器的翻转阈值上升。所以，该比较器存在迟滞。

图3是该发明中片外补偿方案的片内缓冲级电路原理图，包含：两个起钳位作用的运放op1、op2，两个nmos管构成的源跟随器mn6、mn7，4个电阻r5，r6，r7，r8，两个电容c4，c5。电阻r5、r6、r7、r8的阻值相等，op1与op2的内部结构相同，mos管mn6与mn7的参数相同。

vea0为需要经片外补偿方案的ea输出电压。在增益足够的情况下，由于运放输入端的虚短特性，运放的正负端电压近似相等，vbuf1＝vea0，vbuf2＝vbuf3；

∵vbuf2＝vbuf3且r6＝r8

∴i0＝i1；

∵vbuf2＝vbuf1–i0·r5＝vea0–i0·r5，vbuf3＝vbuf2，i1＝i0，r5＝r7

∴vea1＝vbuf3+i1·r7＝vbuf1–i0·r5+i1·r7＝vbuf1＝vea0

由上诉分析可见，该电路的输出电压vea1仍等于输入电压vea0，该缓冲级电路不对ea输出电压的幅值进行调整，仅补偿其频率特性。由于补偿电容c4、c5和电阻r5～r7的影响，该缓冲级电路能产生2个零极点对，对频率特性进行补偿。

用ro表示运放的输出电阻，用r代表电阻r5、r6、r7、r8的电阻值，gm表示nmos管mn6、mn7的跨导；op1与mn6为缓冲电路的第一级，其形成的零点极点分别表示为z1、p1；op2与mn7为缓冲电路的第二级，其形成的零点极点分别表示为z2、p2；

极点p1与p2可通过调节电容c4、c5的值使其在频域上隔得很近，使低频增益迅速降低，可滤高频噪声，进一步增加环路稳定性。同时，左半平面的零点z1、z2可防止该缓冲电路对带宽造成过大的影响。

图4是该发明中片外补偿方案的片内缓冲级电路中钳位运放的原理图，包含：包含偏置电路10，自偏置的共栅共源电流镜11，折叠式共栅共源的输入级12。偏置电路10包含电流源ibias2，镜像nmos管mn13、mn12和pmos管mp12，负责为该运放提供偏置电流；自偏置的共栅共源电流镜11包含4个pmos管mp8、mp9、mp10、mp11，保证输出电压摆幅的同时提高运放增益；折叠式共栅共源的输入级12含有电流源ibias3，2个pmos管mp6、mp7，4个nmos管mn8、mn9、mn10、mn11，保证运放输出电阻的同时提高输入电压的摆幅，vo为该运放的输出端电压，图3中运放op1输出电压为vo1，运放op2输出为vo2。

图5是该发明中误差放大器的电路原理图，包含偏置电路部分17、运放差分输入部分13、运放第二级电流比较部分14、受逻辑比较电路控制的输出级电路部分15。偏置电路部分17包含电流源ibias4，nmos镜像管mn14、mn15和pmos管mp13，该部分电路为该误差放大器提供偏置电流；运放差分输入部分13包含射随器pnp管qp1，射随器pnp管qp2，nmos管mn16、mn17，pmos管mp14、mp15、mp16、mp17，差分npn管qn1、qn2、qn3、qn4和电阻r9、r10；qp1、qp2射随器作为输入端扩大共模输入范围，电阻r9、r10分别抬高qn1、qn2和qn3、qn4的基极电压，保证此四个npn管正常工作；qn1、qn2和qn3、qn4的交叉接法拓宽了有效电压输入范围；nmos管mn16、mn17，pmos管mp14、mp15、mp16、mp17则是为该输入级提供适当的偏置电流；运放第二级电流比较部分14包含5个nmos管，mn18、mn19、mn20、mn21、mn22，3个pmos管mp18、mp19、mp20；误差放大器负输入端第一级输出的电流经mn18漏端镜像至mn19漏端，再由mp18漏端镜像至mp19、mp20漏端；误差放大器正输入端第一级输出的电流经mn20漏端镜像至mn21、mn22漏端；误差放大器输入级13产生的差分电流，在mn21、mn2漏端和mp19、mp20漏端进行汇合，在此处形成误差放大器输出电压vea0。其中，mn22、mp20的宽长比分别为mn21、mp19的7倍；mp21、mn23为开关管。受逻辑比较电路控制的输出级电路部分15包含一个反相器，和开关状态受选通逻辑使能电路输出电压ven控制的mos管mp21和mn23。

图1中，当sel引脚片外部分开关sw1接通sw2关断时，选通逻辑使能电路输出电压ven为高电平，电路选择片内补偿方案。此时，图5中mp21和mn23均为关断状态，因而误差放大器的输出级仅为mp19和mn21所在的支路，设此时输出级的电流放大倍数为1，输出电阻为ro，即片内补偿方案时，误差放大器输出级的电流放大倍数为1，输出电阻为ro。

图1中，当sel引脚片外部分开关sw1关断sw2接通时，选通逻辑使能电路输出电压ven为低电平，电路选择片外补偿方案。此时，图5中mp21和mn23均为开启状态，因而误差放大器的输出级上端为mp19、mp20的并联，下端为mn21、mn22的并联；由于mn22、mp20的宽长比分别为mn21、mp19的7倍，此时误差放大器输出级的总体的等效宽长比为mn22、mp20的宽长比的8倍，所以此时，即片外补偿方案时，误差放大器输出级的电流放大倍数为8，开环输出电阻为0.125·ro。

设误差放大器选择内部补偿方案时，误差放大器的等效跨导为gm0，电压增益为gm0·ro；选择外部补偿时等效跨导为8gm0，电压增益为8gm0·0.125ro＝gm0·ro；可见，在不同的补偿方案下，该误差放大器的开环增益相同，但在选择外部补偿方案时，有更大电流放大的系数与更大的跨导；选择内部补偿方案时，在保证相同的开环电压增益的同时，有更简洁的电路与更低的静态电流。电路的主极点位于补偿节点，由于内部补偿方案的补偿值小于外部补偿方案，故内部补偿方案有更大的3db带宽，而外部补偿方案有更高的相位裕度。

综上所述，在应用条件不需要构架复杂、占用面积大的环路补偿方式时，可选择在片内集成预设好的片内补偿方式，简化电路，节省面积，提升速度；在应用条件需要环路精确补偿，稳定性良好，可滤高频噪声的补偿方案时，可选择在引脚sel片外部分挂接用户自定义的补偿电路。与传统的误差放大器补偿方案相比，该发明可使电路适应面更广，可针对不同需求在不同的应用条件下工作。

以上对本发明的其中一种实施方式做了详细说明，但仅仅是本发明的较佳实施实例而已。本发明并不限于上述实施方式，在本技术领域技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出许多可能的变动和修饰，或修改为等同变化的等效实施事例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。