主控芯片的制作方法

本实用新型涉及通信技术领域，特别涉及一种主控芯片。

背景技术：

随着现代化信息技术的发展，芯片以其强大的功能以及小型化尺寸的优势，在计算机和电子设备中发挥着越来越不可替代的作用。现在市场上已有的芯片通常只有一个CPU，当需要处理的信息量过于复杂时，现有芯片的功能受到一定的限制。同时，在工业控制领域，尤其是在搭建POWERLINK主站时，需要用到FPGA来实现信息传输的实时性，然而，单独的FPGA无法搭载操作系统。

技术实现要素：

本实用新型的目的在于提供一种主控芯片，可以搭载操作系统，同时可以用于搭建POWERLINK主站，并且具有很好的扩展性，还可以实现搭建的POWERLINK主站与从站之间的实时通信。

为解决上述技术问题，本实用新型的实施方式提供了一种主控芯片，这种主控芯片应用于POWERLINK主站，并且包括：第一CPU、第二CPU与FPGA模块；第一CPU、第二CPU均与FPGA模块通过内部总线连接；主控芯片的内部还设置第一通信接口；FPGA模块通过第一通信接口与外部的网卡芯片通信连接。

本实用新型实施方式相对于现有技术而言，提出了一种主控芯片，这种主控芯片包含了两个CPU，分别是第一CPU和第二CPU，同时还包括FPGA模块，FPGA模块与两个CPU均是通过内部总线连接。并且主控芯片的内部还设置有第一通信接口，主控芯片通过第一通信接口与外部的网卡芯片通信连接。本实用新型实施方式提出的这种主控芯片可以搭载Linux操作系统，同时可以用于在Linux操作系统上搭建POWERLINK主站，并且具有很好的扩展性。主控芯片搭载的Linux操作系统由Linux官方组织提供源代码和技术支持，POWERLINK主站是自由软件，可运行在Windows、Linux、Vxworks等操作系统上。工业用POWERLINK通信需运行在实时操作系统上，而Linux并不是实时操作系统，为实现Linux操作系统的实时化，Linux源代码上需要打上Xenomai实时补丁。这样，POWERLINK主站可以运行在Linux和Xenomai双核操作系统上。本实用新型提出的POWERLINK主站运行在已打上Xenomai实时补丁的Linux操作系统上，Linux和Xenomai双核操作系统在第一CPU和第二CPU上实现负载均衡算法，POWERLINK主站程序实现数据包解析、数据包组包、网络状态机管理、数据链路层状态机管理、对象字典管理等；POWERLINK的FPGA逻辑控制程序运行在主控芯片的FPGA模块上，实现数据收发，数据收发完后产生中断给主控芯片的第一CPU和第二CPU。同时，本实用新型实施方式还可以实现POWERLINK主站与从站之间的实时通信。

另外，第一CPU、第二CPU均通过AXI总线与FPGA模块连接。

另外，AXI总线为32比特数据位宽的AXI总线或者64比特数据位宽的AXI总线。

另外，还包括第二通信接口；第一CPU、第二CPU、FPGA模块均通过第二通信接口与外部的非工业以太网连接。

另外，还包括第三通信接口，第一CPU、第二CPU、FPGA模块均通过第三通信接口与外部的通用异步收发传输器UART连接。在本实用新型提出的主控芯片上，两个CPU和FPGA模块均可以通过第三通信接口与外部的通用异步收发传输器UART连接，方便芯片与外部实现数据的实时传输和接收。

另外，还包括第四通信接口，第一CPU、第二CPU、FPGA模块均通过第四通信接口与外部的联合测试行动组JTAG连接。

另外，还包括CAN接口，第一CPU、第二CPU、FPGA模块均通过CAN接口与CAN总线连接。本实用新型提出的主控芯片中，两个CPU和FPGA模块均可以通过CAN接口与CAN总线连接，这样可以提高信息传输的实时性以及可靠性。

另外，还包括通用输入输出GPIO接口，第一CPU、第二CPU、FPGA模块均通过GPIO接口与具备数字量输入输出接口的被控设备连接。

另外，还包括QSPI接口，第一CPU、第二CPU、FPGA模块均通过QSPI接口与QSPI Flash设备连接。

另外，还包括USB接口，第一CPU、第二CPU、FPGA模块均通过USB接口与USB设备连接。

另外，还包括电源接口，第一CPU、第二CPU、FPGA模块均通过电源接口与电源连接。

附图说明

图1是根据本实用新型第一实施方式的主控芯片的结构示意图；

图2是根据本实用新型第二实施方式的主控芯片的结构示意图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本实用新型各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。

本实用新型的第一实施方式涉及一种主控芯片。如图1所示，主控芯片包括：第一CPU、第二CPU与FPGA模块。其中，第一CPU、第二CPU均通过AXI总线与FPGA模块通信连接，此处的AXI总线可以为32比特数据位宽或者64比特数据位宽的AXI总线；主控芯片的第一通信接口101设置于主控芯片的内部，并且，FPGA模块通过第一通信接口101与外部的网卡芯片通信连接。

现有技术中，FPGA通常用于通信、视频处理等领域，在通信、视频处理等领域，利用FPGA可以实现网络数据的实时传输。然而，具有此功能的FPGA却不能搭载操作系统，为工业控制领域所利用。本实用新型提出通过AXI总线，将第一CPU、第二CPU与FPGA模块通信连接，并将此主控芯片用作POWERLINK主站的主板，应用于搭建POWERLINK主站。该主控芯片可以搭载操作系统，同时可用于搭建POWERLINK主站，并且具有很好的扩展性，打上Xenomai实时补丁的Linux操作系统运行在第一CPU和第二CPU上，Xenomai实时补丁由Xenomai官方组织提供源代码和技术支持，Xenomai官方组织致力于Linux操作系统的实时性改造方案。在Linux源码上打上Xenomai官方组织提供的Xenomai实时补丁，然后对打上Xenomai实时补丁的Linux源码进行交叉编译，最后烧写到板子存储器QSPI Flash上。至此，Linux和Xenomai双核操作系统可以在第一CPU和第二CPU上运行，POWERLINK主站程序可以运行在Linux和Xenomai双核操作系统上，实现数据包解析、数据包组包、网络状态机管理、数据链路层状态机管理、对象字典管理等；POWERLINK的FPGA逻辑控制程序运行在主控芯片的FPGA模块上，实现数据收发，数据收发完后产生中断给主控芯片的第一CPU和第二CPU。同时，本实用新型实施方式还可以实现POWERLINK主站与从站之间的实时通信。

本实用新型第二实施方式涉及一种主控芯片，本实用新型第二实施方式在第一实施方式的基础上做了进一步改进，主要改进之处在于：增加了多个通信接口，如图2所示，该主控芯片除了包括第一CPU、第二CPU、FPGA模块以及第一通信接口101之外，还包括第二通信接口202，其中，第一CPU、第二CPU、FPGA模块均通过第二通信接口202与外部的非工业以太网连接。

在本实施方式中，该主控芯片还包括第三通信接口203，第一CPU、第二CPU、FPGA模块均通过第三通信接口203与外部的通用异步收发传输器(UART)连接，方便芯片与外部实现数据的实时传输和接收。

在本实施方式中，该主控芯片还包括第四通信接口204，第一CPU、第二CPU、FPGA模块均通过第四通信接口204与外部的联合测试行动组(JTAG)连接，方便使用JTAG接口下载程序到QSPI Flash。

在本实施方式中，该主控芯片还包括CAN接口205，第一CPU、第二CPU、FPGA模块均通过CAN接口205与CAN总线连接，该接口可用于扩展工业自动化通讯方式，提高主控芯片的可扩展性。

在本实施方式中，该主控芯片还包括通用输入输出(GPIO)接口206，第一CPU、第二CPU、FPGA模块均通过GPIO接口206与具备数字量输入输出接口的被控设备连接，方便使用GPIO接口控制LED指示灯等。

在本实施方式中，该主控芯片还包括同步队列串行(QSPI)接口207，第一CPU、第二CPU、FPGA模块均通过QSPI接口207与QSPI Flash设备连接。

在本实施方式中，该主控芯片还包括USB接口208，第一CPU、第二CPU、FPGA模块均通过USB接口208与USB设备连接。

在本实施方式中，该主控芯片还包括电源接口201，第一CPU、第二CPU、FPGA模块均通过电源接口201与电源连接，可以通过电源接口201接收外部电源供电。

本实施方式中主控芯片上包括多个通信接口，通过这些通信接口，主控芯片分别与网卡芯片、CAN总线、USB设备、具备数字量输入输出接口的被控设备连接，增加了芯片的扩展性。同时，此主控芯片通过两个CPU与FPGA模块的连接方式，可以搭载操作系统，同时可以用于搭建POWERLINK主站，实现数据传输的实时性。

值得一提的是，本实施方式中所涉及到的各模块均为逻辑模块，在实际应用中，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本实用新型的创新部分，本实施方式中并没有将与解决本实用新型所提出的技术问题关系不太密切的单元引入，但这并不表明本实施方式中不存在其它的单元。

本领域的普通技术人员可以理解，上述各实施方式是实现本实用新型的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本实用新型的精神和范围。