一种近似纯滞后的方法及装置与流程

本发明涉及自动控制技术领域，尤其涉及一种近似纯滞后的方法及装置。

背景技术

在依赖模型的控制方法中，例如pid加smith预估器的控制方法，需要辨识出对象的准确模型包括准确的纯滞后模型。纯滞后模型的主要特点在于在纯滞后期间无输出，纯滞后模型的一个明显负作用就是造成控制器输出的跳变问题，在一些对输出控制量有较高要求的过程控制系统是一个需要处理的问题。

目前，解决跳变问题的途径之一是只采用一阶惯性环节来近似纯滞后，但存在纯滞后近似误差较大的技术问题。

技术实现要素：

本发明提供了一种近似纯滞后的方法和装置，解决了只采用一阶惯性环节来近似纯滞后存在纯滞后近似误差较大的技术问题。

本发明提供了一种近似纯滞后的方法，包括：

通过预置的一阶惯性逆运算公式(1+0.57tals)对输入信号进行连续六次一阶惯性逆运算，依次得到第一输出信号、第二输出信号、第三输出信号、第四输出信号、第五输出信号和第六输出信号，其中tal为截止频率ωe的倒数，表示实际滞后时间且单位为s；

求取第一输出信号、第二输出信号、第三输出信号、第四输出信号、第五输出信号和第六输出信号的和，得到第七输出信号；

通过预置的五阶惯性运算公式对所述第七输出信号进行五阶惯性运算，得到第八输出信号，并将所述第八输出信号作为减法运算的被减输入信号；

将所述减法运算的输出信号作为第九输出信号，并通过预置的一阶惯性运算公式对所述第九输出信号进行连续四次一阶惯性运算，依次得到第十输出信号、第十一输出信号、第十二输出信号和第十三输出信号；

求取第十输出信号、第十一输出信号、第十二输出信号和第十三输出信号的和，得到第十四输出信号，并将所述第十四输出信号作为所述减法运算的减输入信号；

将所述减法运算的输出信号乘以预置第二常数0.8333得到近似纯滞后输出信号。

本发明提供了一种近似纯滞后的装置，包括：六个第一控制器、第一加法器、第二控制器、减法器、四个第三控制器、第一乘法器和第二加法器；

六个所述第一控制器串联，用于对输入的输入信号进行连续六次一阶惯性逆运算，其中一阶惯性逆运算的公式为(1+0.57tals)，tal为截止频率ωe的倒数，表示实际滞后时间且单位为s；

所述第一加法器的输入端分别与每个所述第一控制器的输出端连接，用于对所有所述第一控制器的输出信号进行求和；

所述第二控制器的输入端与所述第一加法器的输出端连接，用于通过预置的五阶惯性运算公式对所述第一加法器的输出信号进行五阶惯性运算；

所述减法器的被减信号输入端与所述第二控制器的输出端连接，所述减法器的输出端依次串联有四个所述第三控制器，所述第三控制器用于通过预置的一阶惯性运算公式对输入的信号进行一阶惯性运算；

所述第二加法器的输入端分别串联的每个所述第三控制器的输出端连接；

所述减法器的减信号输入端与所述第二加法器的输出端连接；

所述第二乘法器的一个输入端输入有预置第二常数0.8333，另一个输入端与所述减法器的输出端连接，所述第二乘法器的输出端用于输出近似纯滞后输出信号。

从以上技术方案可以看出，本发明具有以下优点：

通过预置的一阶惯性逆运算公式(1+0.57tals)对输入信号进行连续六次一阶惯性逆运算，依次得到第一输出信号、第二输出信号、第三输出信号、第四输出信号、第五输出信号和第六输出信号，其中tal为截止频率ωe的倒数，表示实际滞后时间且单位为s；

求取第一输出信号、第二输出信号、第三输出信号、第四输出信号、第五输出信号和第六输出信号的和，得到第七输出信号；

通过预置的五阶惯性运算公式对第七输出信号进行五阶惯性运算，得到第八输出信号，并将第八输出信号作为减法运算的被减输入信号；

将减法运算的输出信号作为第九输出信号，并通过预置的一阶惯性运算公式对第九输出信号进行连续四次一阶惯性运算，依次得到第十输出信号、第十一输出信号、第十二输出信号和第十三输出信号；

求取第十输出信号、第十一输出信号、第十二输出信号和第十三输出信号的和，得到第十四输出信号，并将第十四输出信号作为减法运算的减输入信号；

将减法运算的输出信号乘以预置第二常数0.8333得到近似纯滞后输出信号；

在输入信号频率ω小于截止频率ωe时，本发明能够提供在预设数的实际滞后时间的准确的近似纯滞后输出，具有通用性，无需依赖一阶惯性模型。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。

图1为本发明提供的一种近似纯滞后的装置的一个实施例的结构示意图；

图2为使用本发明提供的一种近似纯滞后的方法对应的频率特性示意图；

图3为本发明提供的一种近似纯滞后的方法的一个应用例的结果图。

具体实施方式

本发明实施例提供了一种近似纯滞后的方法和装置，解决了只采用一阶惯性环节来近似纯滞后存在纯滞后近似误差较大的技术问题。

为使得本发明的发明目的、特征、优点能够更加的明显和易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，下面所描述的实施例仅仅是本发明一部分实施例，而非全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

本发明提供了一种近似纯滞后的方法的一个实施例，包括：

通过预置的一阶惯性逆运算公式(1+0.57tals)对输入信号进行连续六次一阶惯性逆运算，依次得到第一输出信号、第二输出信号、第三输出信号、第四输出信号、第五输出信号和第六输出信号，其中tal为截止频率ωe的倒数，表示实际滞后时间且单位为s；

求取第一输出信号、第二输出信号、第三输出信号、第四输出信号、第五输出信号和第六输出信号的和，得到第七输出信号；

通过预置的五阶惯性运算公式对第七输出信号进行五阶惯性运算，得到第八输出信号，并将第八输出信号作为减法运算的被减输入信号；

将减法运算的输出信号作为第九输出信号，并通过预置的一阶惯性运算公式对第九输出信号进行连续四次一阶惯性运算，依次得到第十输出信号、第十一输出信号、第十二输出信号和第十三输出信号；

求取第十输出信号、第十一输出信号、第十二输出信号和第十三输出信号的和，得到第十四输出信号，并将第十四输出信号作为减法运算的减输入信号；

将减法运算的输出信号乘以预置第二常数0.8333得到近似纯滞后输出信号。

本发明提供了一种近似纯滞后的装置的一个实施例，包括：六个第一控制器1、第一加法器2、第二控制器3、减法器4、四个第三控制器5、第一乘法器7和第二加法器6；

六个第一控制器1串联，用于对输入的输入信号进行连续六次一阶惯性逆运算，其中一阶惯性逆运算的公式为(1+0.57tals)，tal为截止频率ωe的倒数，表示实际滞后时间且单位为s；

第一加法器2的输入端分别与每个第一控制器1的输出端连接，用于对所有第一控制器1的输出信号进行求和；

第二控制器3的输入端与第一加法器2的输出端连接，用于通过预置的五阶惯性运算公式对第一加法器2的输出信号进行五阶惯性运算；

减法器4的被减信号输入端与第二控制器3的输出端连接，减法器4的输出端依次串联有四个第三控制器5，第三控制器5用于通过预置的一阶惯性运算公式对输入的信号进行一阶惯性运算；

第二加法器6的输入端分别串联的每个第三控制器5的输出端连接；

减法器4的减信号输入端与第二加法器6的输出端连接；

第二乘法器的一个输入端输入有预置第二常数0.8333，另一个输入端与减法器4的输出端连接，第二乘法器的输出端用于输出近似纯滞后输出信号。

请参阅图2，使用本发明提供的一种近似纯滞后的方法对应的频率特性示意图。

在图2中，ω为正弦频率，单位rad/s；gain(ω)为增益频率特性，单位无量纲。phase(ω)为相位频率特性，单位°；phase_error(ω)为相位误差频率特性，单位°；定义gain(ω)在3db增益的频率带宽约等于截止频率ωe。

从图2中可以看出，在预测频率带宽ωe以内，相位误差(phaseerror)小于0.5°。在输入信号频率ω小于截止频率ωe时，本发明能够提供在预设数的实际滞后时间的准确的近似纯滞后输出，具有通用性，无需依赖一阶惯性模型。

请参阅图3，本发明实施例提供的一种近似纯滞后的方法的一个应用例的结果图。

如图3所示，输入信号为单位幅值正弦信号，在图3用虚线表示，正弦频率ω＝0.005rad/s。通过本发明实施例提供的一种高准确度预测方法预测该输入信号，设定实际滞后时间tal＝100s或截止频率ωe＝0.01rad/s，在图3中用实线表示近似纯滞后输出信号，从实线和虚线的相似程度可以看出，本发明实施例能够实现近似纯滞后输出，滞后时间为100s。

以上所述，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。