一种量子测控系统的制作方法

本发明属于量子计算领域，特别是一种量子测控系统。

背景技术：

量子芯片是实现量子计算的核心结构，量子芯片上设置有大量量子比特结构，每个量子比特由设置在量子芯片上的特定硬件电路构成，每个量子比特具备至少两个可区分的逻辑状态，基于量子算法，量子比特的逻辑状态可以发生可控变化，进而实现量子计算。

量子芯片的测控是研究量子计算的基础，本申请提供提供一种量子测控系统，用于进行量子芯片上的量子比特的调控和测量，以方便量子计算研究。

技术实现要素：

本发明的目的是提供一种量子测控系统，它能够实现量子芯片上的量子比特的调控和测量，以方便量子计算研究。

本发明采用的技术方案如下：

一种量子测控系统，所述量子测控系统包括：

主控模块，所述主控模块基于fpga设置，内配置有信号参数信息和用户逻辑模块，其中：所述信号参数包括直流信号参数、微波调制信号参数和脉冲信号参数；所述用户逻辑模块用于处理量子比特逻辑状态读取反馈信号获得量子比特逻辑状态信息；

直流信号生成模块，通过第一高速串行扩展总线连接所述主控模块，且所述主控模块结合所述直流信号参数控制第一信号生成模块产生用于量子比特调控的直流信号；

脉冲信号生成模块，通过第二高速串行扩展总线连接所述主控模块，且所述主控模块结合所述脉冲信号参数控制所述脉冲信号生成模块产生用于量子比特调控的脉冲信号；

微波调制信号生成模块，通过第三高速串行扩展总线连接所述主控模块，且所述主控模块结合所述微波调制信号参数控制所述微波调制信号生成模块产生用于量子比特调控的第一微波调制信号和用于量子比特逻辑状态读取检测的第二微波调制信号；

量子比特读取检测模块，通过第四高速串行扩展总线连接所述主控模块，用于采集量子比特逻辑状态读取回传信号，并上传所述量子比特逻辑状态读取回传信号至所述主控模块，并由所述用户逻辑模块进行处理；其中：所述量子比特逻辑状态读取回传信号是所述第二微波信号作用在量子比特之后得到的携带量子比特逻辑状态信息的信号。

如上所述的量子测控系统，其中，优选的是，所述直流信号生成模块包括：

第一数字模拟转化模块，通过所述第一高速串行扩展总线连接所述主控模块，用于采集所述直流信号参数、处理所述直流信号参数并输出直流信号；

基准电压电路，电连接所述第一数字模拟转化模块，用于向所述第一数字模拟转化模块提供参考电压和模拟电压；其中：所述参考电压为所述第一数字模拟转化模块的工作电压，决定所述第一数字模拟转化模块的输出范围，所述模拟电压为所述第一数字模拟转化模块的供电电压。

如上所述的量子测控系统，其中，优选的是，所述参考电压的范围为-10v到10v，且所述第一数字模拟转化模块的垂直分辨率大于16bit时，所述第一数字模拟转化模块的精度为μv量级。

如上所述的量子测控系统，其中，优选的是，所述第一数字模拟转化模块还包括：

第一板卡，所述第一板卡上设置有第一连接件和第二连接件；

所述第一连接件通过所述第一高速串行扩展总线连接所述主控模块；

各所述第二连接件均通过所述第一板卡内部排线连接所述第一连接件，且各所述第二连接件连接所述第一数字模拟转化模块。

如上所述的量子测控系统，其中，优选的是，所述脉冲信号生成模块包括：

第二数字模拟转化模块，其输入端通过所述第二高速串行扩展总线连接所述主控模块的输出端，用于采集所述脉冲信号参数、处理所述脉冲信号参数并输出差分信号；

第二运算放大模块，其输入端连接所述第二数字模拟转化模块的输出端，用于接收所述差分信号、处理所述差分信号并输出单端信号。

其中：所述第二运算放大模块的带宽等于所述第二数字模拟转化模块的采样率的一半。

如上所述的量子测控系统，其中，优选的是，所述第二数字模拟转化模块的采样速率大于等于1gs/s，所述第二数字模拟转化模块的带宽大于等于200mhz，所述第二数字模拟转化模块的垂直分辨率大于14bit。

如上所述的量子测控系统，其中，优选的是，所述脉冲信号生成模块还包括第二板卡；

所述第二板卡上设置有用于容置且电连接所述第二数字模拟转化模块的第一插槽和用于容置且电连接所述第二运算放大模块的第二插槽。

如上所述的量子测控系统，其中，优选的是，所述微波调制信号参数包括微波信号参数和基带调制信号参数；

所述微波调制信号生成模块包括第三数字模拟转化模块、微波源模块和第一信号合成模块；

所述微波源模块的输入端通过所述第三高速串行扩展总线连接所述主控模块的输出端，用于接收所述微波信号参数、处理所述微波信号参数并输出微波信号；

所述第三数字模拟转化模块的输入端通过所述第三高速串行扩展总线连接所述主控模块的输出端，用于接收所述基带调制信号参数、处理所述基带调制信号参数并输出基带调制信号；

所述第一信号合成模块的输入端同时连接所述微波源模块和所述第三数字模拟转化模块两者的输出端，用于对所述微波信号和所述基带调制信号进行合成获得所述第一微波调制信号或所述第二微波调制信号。

如上所述的量子测控系统，其中，优选的是，所述微波源模块提供4ghz到8ghz的微波信号，所述第三数字模拟转化模块具有1gs/s以上的采样率及200mhz以上的带宽。

如上所述的量子测控系统，其中，优选的是，所述第三数字模拟转化模块还包括第三板卡，所述第三板卡上设置有第三连接件、第四连接件和第五连接件；

所述第三连接件通过所述第三高速串行扩展总线连接所述主控模块；

所述第四连接件通过所述第三板卡的内部排线连接所述第三连接件，且所述第四连接件用于容置且电连接所述微波源模块；

所述第五连接件通过所述第三板卡的内部排线连接所述第三连接件，且第五连接件用于容置且电连接所述第三数字模拟转化模块。

如上所述的量子测控系统，其中，优选的是，所述量子比特读取检测模块包括：

所述第一信号解调模块，用于把所述量子比特逻辑状态读取回传信号解调为目标信号；

所述第一模拟数字转化模块，其输入端连接所述第一信号解调模块的输出端，其输出端通过所述第四高速串行扩展总线连接所述主控模块，用于采集所述目标信号，并把采集到的目标信号上传至所述主控模块；

其中：所述目标信号为满足所述第一模拟数字转化模块工作频率和工作带宽的信号。

与现有技术相比，本发明设置的量子测控系统，可以为量子比特提供用于量子比特调控的直流信号、脉冲信号和第一微波调制信号，也可以为量子比特提供用于量子比特逻辑状态读取检测的第二微波调制信号，以及针对量子比特对第二微波调制信号响应之后得到的量子比特逻辑状态读取回传信号的处理，整个系统可以满足量子比特的调控和测量需求，为量子计算的研究提供了设备条件。

附图说明

图1是本发明提供的量子测控系统的结构框图；

图2是本发明提供的量子测控系统的具体实施例的结构框图；

附图标记说明：

1-主控模块；

2-直流信号生成模块，21-第一数字模拟转化模块，22-基准电压电路，23-第一板卡；

3-脉冲信号生成模块，31-第二数字模拟转化模块，32-第二运算放大模块，33-第二板卡；

4-微波调制信号生成模块，41-第三数字模拟转化模块，42-微波源模块，43-第一信号合成模块，44-第三板卡；

5-量子比特读取检测模块，51-第一信号解调模块，52-第一模拟数字转化模块。

具体实施方式

下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。

本发明的实施例提供了一种量子测控系统，如图1所示，所述量子测控系统包括主控模块1、直流信号生成模块2、脉冲信号生成模块3、微波调制信号生成模块4和量子比特读取检测模块5。

具体而言，所述主控模块1基于fpga设置，内配置有信号参数信息和用户逻辑模块，其中：所述信号参数包括直流信号参数、微波调制信号参数和脉冲信号参数；所述用户逻辑模块用于处理量子比特逻辑状态读取反馈信号获得量子比特逻辑状态信息。

其中，直流信号生成模块2通过第一高速串行扩展总线连接所述主控模块1，且所述主控模块1结合所述直流信号参数控制第一信号生成模块产生用于量子比特调控的直流信号。

其中，脉冲信号生成模块3通过第三高速串行扩展总线连接所述主控模块1，且所述主控模块1结合所述脉冲信号参数控制所述脉冲信号生成模块3产生用于量子比特调控的脉冲信号。

其中，微波调制信号生成模块4通过第二高速串行扩展总线连接所述主控模块1，且所述主控模块1结合所述微波调制信号参数控制所述微波调制信号生成模块4产生用于量子比特调控的第一微波调制信号和用于量子比特逻辑状态读取检测的第二微波调制信号；

其中，量子比特读取检测模块5通过第四高速串行扩展总线连接所述主控模块1，用于采集量子比特逻辑状态读取回传信号，并上传所述量子比特逻辑状态读取回传信号至所述主控模块1，并由所述用户逻辑模块进行处理；其中：所述量子比特逻辑状态读取回传信号是所述第二微波调制信号作用在量子比特之后得到的携带量子比特逻辑状态信息的信号。

本实施例设置的量子测控系统，可以为量子比特提供用于量子比特调控的直流信号、脉冲信号和第一微波调制信号，也可以为量子比特提供用于量子比特逻辑状态读取检测的第二微波调制信号，以及针对量子比特对第二微波调制信号响应之后得到的量子比特逻辑状态读取回传信号的处理，整个系统可以满足量子比特的调控和测量需求，为量子计算的研究提供了设备条件。

作为本实施例的具体实施，请参考图2所示，所述直流信号生成模块2包括第一数字模拟转化模块21和基准电压电路22。

其中，第一数字模拟转化模块21通过所述第一高速串行扩展总线连接所述主控模块1，用于采集所述直流信号参数、处理所述直流信号参数并输出直流信号；基准电压电路22电连接所述第一数字模拟转化模块21，用于向所述第一数字模拟转化模块21提供参考电压和模拟电压；其中：所述参考电压为所述第一数字模拟转化模块21的工作电压，决定所述第一数字模拟转化模块21的输出范围，所述模拟电压为所述第一数字模拟转化模块21的供电电压。

具体而言，第一数字模拟转化模块21通过所述第一高速串行扩展总线连接所述主控模块1，保证了数据传输速度和系统集成程度，在设置的时候，第一数字模拟转化模块21的性能参数及基准电压电路22的性能参数均根据量子比特调控所需信号的精度、范围、分辨率、响应速度等进行设置，在本实施例中，作为优选的，所述参考电压的范围为-10v到10v，所述第一数字模拟转化模块以该参考电压为工作电压，其输出电压范围为-5v到5v，且所述第一数字模拟转化模块21的垂直分辨率为20bit时，所述第一数字模拟转化模块21的理论精度为9.54μv，而实际情况下0.1-10hz的电压噪声仅为1.2ppm，能够满足量子比特调控所需。

进一步的，所述直流信号生成模块2还包括第一板卡23，所述第一板卡23上设置有第一连接件和第二连接件；所述第一连接件通过所述第一高速串行扩展总线连接所述主控模块1；所述第二连接件通过所述第一板卡23内部排线连接所述第一连接件，且所述第二连接件连接所述第一数字模拟转化模块21。

通过第一板卡23的设置，可以提高直流信号生成模块的集成度。需要说明的是，基准电压电路22作为第一数字模拟转化模块21的供电电路和工作电压提供电路，基准电压电路22和第一数字模拟转化模块21集成在一块板卡上，基准电压电路22输出的参考电压连接所述第一数字模拟转化模块21的dac芯片的参考电压引脚，基准电压电路22输出的模拟电压连接所述第一数字模拟转化模块21的dac芯片的参考供电引脚，通常，参考电压引脚vref+可以接收+10v或+5v，参考电压引脚vref-可以接收-10v或-5v，供电电压引脚vs+可以接收+12v，参供电电压引脚vs-可以接收-12v。

同时需要说明的是，所述第一板卡23上设置的第一连接件起到连接第一板卡23与所述主控模块1的作用，具体的，所述第一连接件通过所述第一高速串行扩展总线连接所述主控模块1实现第一板卡23与所述主控模块1的作用，所以第一连接件优选接口类连接件，在本实施例中，可以选用pcie高速扩展接口，所述第二连接件通过所述第一板卡23内部排线连接所述第一连接件，且所述第二连接件连接所述第一数字模拟转化模块21，进而实现第一数字模拟转化模块21与主控模块1之间的信号连接，第二连接件可以为设置在第一板卡23末端的pcie高速扩展接口，也可以为设置在第一板卡23上的pcie高速扩展插槽，本领域技术人员可以根据自己的需要设计。

需要说明的是，当需要设计多个用于容置同一功能元件(例如第一数字模拟转化模块21)的第二连接件时，各第二连接件并行设置。

作为本实施例的具体实施，所述脉冲信号生成模块3包括第二数字模拟转化模块31和第二运算放大模块32，所述脉冲信号生成模块3在fpga的控制下整体起到了任意波形发生器的作用，可以按需产生任意脉冲信号。

其中：第二数字模拟转化模块31的输入端通过所述第二高速串行扩展总线连接所述主控模块1的输出端，用于采集所述脉冲信号参数、处理所述脉冲信号参数并输出差分信号。第二运算放大模块32的输入端连接所述第二数字模拟转化模块31的输出端，用于接收所述差分信号、处理所述差分信号并输出单端信号。其中：所述第二运算放大模块32的带宽等于所述第二数字模拟转化模块31的采样率的一半。

具体而言，第二数字模拟转化模块31接收基于fpga的主控模块发送的数字信号，该数字信号的波形形状参数(幅度、频率、初相位)及波形长度参数(播放时间)由fpga控制、或由fpga结合上位机控制，进而可以得到所需要的任意波形信号，在本实施例中，通过第二数字模拟转化模块31的对数字fpga发送的数字信号的采集处理实现数字信号转化为差分模拟信号，模拟信号经过第二运算放大模块32进行运算放大并转化为单端信号，在该过程中，所述第二运算放大模块32的带宽等于所述第二数字模拟转化模块31的采样率的一半，可以保证信号的有效采集以及运算放大。另外，在具体实施的时候，第二数字模拟转化模块31的dac芯片的采样率为1.6gs/s,第二运算放大模块32的带宽为800mhz，800mhz带宽的第二运算放大模块可以用来作为低通滤波器，滤除800mhz以上的高频噪声。同时所述第二数字模拟转化模块31的带宽大于等于200mhz，所述第二数字模拟转化模块31的垂直分辨率大于14bit。

作为本实施例的优选方案，所述脉冲信号生成模块3还包括第二板卡33；所述第二板卡33上设置有用于容置且电连接所述第二数字模拟转化模块31的第一插槽和用于容置且电连接所述第二运算放大模块32的第二插槽。通过第二板卡33及设置在第二板卡33上的第一插槽和第二插槽实现了脉冲信号生成模块3的集成化设计和数据高速传输的需求。需要说明的是，第一插槽和第二插槽均可以为基于pcie接口设置的插槽。

作为本实施例的具体实施，所述微波调制信号参数包括微波信号参数和基带调制信号参数；对应的，所述微波调制信号生成模块4包括第三数字模拟转化模块41、微波源模块42、第一信号合成模块43。

其中：微波源模块42的输入端通过所述第三高速串行扩展总线连接所述主控模块1的输出端，用于接收所述微波信号参数、处理所述微波信号参数并输出微波信号。

第三数字模拟转化模块41的输入端通过所述第三高速串行扩展总线连接所述主控模块1的输出端，用于接收所述基带调制信号参数、处理所述基带调制信号参数并输出基带调制信号。

第一信号合成模块43的输入端同时连接所述微波源模块42和所述第三数字模拟转化模块41两者的输出端，用于对所述微波信号和所述基带调制信号进行合成获得所述第一微波调制信号或所述第二微波调制信号。

具体而言，量子比特的调控需要脉冲信号和/或第一微波调制信号，量子比特逻辑状态的读取检测需要第二微波调制信号，脉冲信号和第一微波调制信号的参数设置需要根据待施加的量子逻辑门操作信息、量子比特固有频率等因素设置，第二微波调制信号的频率通常需要根据量子比特固有频率设置，以保证量子比特逻辑状态读取信号的保真度。

在本实施例中，针对由超导量子干涉仪(超导量子干涉仪(superconductingquantuminterferencedevice，简称squid)由两个超导约瑟夫森结并联成环，约瑟夫森结本身是非线性结构，可以等效为一个可调电感和一个电容的并联，可调电感与通过结的超导电流大小有关，超导电流越小，电感越大。)及电容组成的超导量子比特的工作特性的需求，所述微波源模块42提供4ghz到8ghz的微波信号，所述第三数字模拟转化模块41具有1gs/s以上的采样率及200mhz以上的带宽。

作为本实施例的优选方案，所述微波调制信号生成模块4还包括第三板卡44，所述第三板卡44上设置有第三连接件、第四连接件和第五连接件；所述第三连接件通过所述第三高速串行扩展总线连接所述主控模块1；所述第四连接件通过所述第三板卡44的内部排线连接所述第三连接件，且所述第四连接件用于容置且电连接所述微波源模块42；所述第五连接件通过所述第三板卡44的内部排线连接所述第三连接件，且第五连接件用于容置且电连接所述第三数字模拟转化模块41。通过第三板卡44、第三连接件、第四连接件和第五连接件实现了微波调制信号生成模块4的集成设计。需要说明的，第三连接件、第四连接件和第五连接件均可以为pcie类接口。

作为本实施例的具体实施，所述量子比特读取检测模块5包括所述第一信号解调模块51和所述第一模拟数字转化模块52。

其中：所述第一信号解调模块51用于把所述量子比特逻辑状态读取回传信号解调为目标信号；所述第一模拟数字转化模块52的输入端连接所述第一信号解调模块51的输出端，用于采集所述目标信号，其输出端通过所述第四高速串行扩展总线连接所述主控模块1，用于把采集到的目标信号上传至所述主控模块1；其中：所述目标信号为满足所述第一模拟数字转化模块52工作频率和工作带宽的信号。需要说明的是，第一信号解调模块51和所述第一模拟数字转化模块52也可以集成在板卡上，并通过在板卡上设置pcie高速接口实现板卡与第一信号解调模块51、所述第一模拟数字转化模块52、主控模块1的连接，具体实施同以上所描述的各模块的集成，所以在此不做过多描述。

本实施例设置的量子测控系统，可以为量子比特提供用于量子比特调控的直流信号、脉冲信号和第一微波调制信号，也可以为量子比特提供用于量子比特逻辑状态读取检测的第二微波调制信号，以及针对量子比特对第二微波调制信号响应之后得到的量子比特逻辑状态读取回传信号的处理，整个系统可以满足量子比特的调控和测量需求，为量子计算的研究提供了设备条件。

需要进一步说明时，基于fpga设置的主控模块1，内还配置反馈控制逻辑模块，反馈控制逻辑模块的输入端连接所述用户逻辑模块的输出端，用于根据根据检测到的量子比特逻辑状态信息进行量子比特调控信号的控制，包括但不限于：是否继续提供量子比特调控信号、调整以改变输出的量子比特调控信号。

本系统在使用的时候，需要在fpga内部配置时序控制逻辑模块，所述时序控制逻辑模块用于控制直流信号生成模块2、脉冲信号生成模块3、微波调制信号生成模块4和量子比特读取检测模块5按需执行动作。

以上依据图式所示的实施例详细说明了本发明的构造、特征及作用效果，以上所述仅为本发明的较佳实施例，但本发明不以图面所示限定实施范围，凡是依照本发明的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本发明的保护范围内。