器，集成隔离DC/DC转换器与CAN总线驱动功能，符 合ISO 11898标准。该器件采用ADI公司的Coupler ?技术，将双通道隔离器、CAN收发 器和ADI公司的iso Power ?DC7DC转换器集成于单个SOIC表贴封装中。该器件的左 边为逻辑侧，1、3、7、9、10脚为逻辑侧的地；2脚不连接；6、8脚为逻辑侧的电源VCC(+5V)。 ADM3053的右侧为总线侧，11、13、16、20脚为总线侧的地，12脚为隔离电源输出，14脚为 基准电压输出，15脚为低电平CAN电压输入/输出，17脚为高电平CAN电压输入/输出， 18脚为动态电阻输入，19脚为隔离电源输入。该器件采用5V单电源供电，片内振荡器输 出一对方波，以驱动内部变压器提供隔离电源。该器件可在CAN协议控制器与物理层总 线之间创建一个完全隔离的接口，提供完全隔离的CAN接口解决方案，能以最高IMbps的 数据速率工作。其中，CANl总线物理层隔离电路包括16支电容（CU C3、C5、C8、C9、C11、 C13、C16 容值为 0· I yF 无极性电容，型号为 CT41-0805-CG-50V-104JWP ;C4、C6、C12、C14 容值为0.01以？无极性电容，型号为(^41-0805-06-50￥-103，？；02、07、（：10、（：15容值为 10 μ F极性电容，型号为CT41-3528-CG-50V-106JWP)、8支电阻（上拉电阻R1、R2、R5、R6阻 值为10K，型号为RMK2012KB103FM ;动态电阻R3、R7阻值为47K，型号为RMK2012KB473FM ; CANl总线终端电阻R2、R8阻值为120Ω，型号为RMK2012KB121FM)和2片CAN总线驱动 器ADM3053芯片（U1、U2)。ADM3053芯片Ul的左侧为逻辑侧，右边为总线侧。逻辑侧 的引脚连接关系：引脚4RXD和引脚5TXD分别通过47K的上拉电阻Rl、R2 (型号均为： RMK2012KB473FM)接至+5V电源，并分别通过47K的上拉电阻连接至EPM7032STI44-7可 编程逻辑控制器U3的引脚2和引脚3 ;引脚2不连接；引脚6和引脚8连接+5V电源；弓丨 脚1、3、7、9、10连接ADM3053芯片Ul逻辑侧的电源地；引脚6和引脚1、3、7、9、10之间连 接0.1 yF的电容C3(型号为CT41-0805-CG-50V-104JWP)和0.0 l yF的电容C4(型号为 CT41-0805-CG-50V-103JWP)去耦电容；引脚8和引脚9之间连接0. 1 μ F的电容Cl (型号 为 CT41-0805-CG-50V-104JWP)和 10 μ F 的电容 C2 (型号为 CT41-3528-CG-50V-106JWP) 去耦电容。总线侧的引脚连接关系：引脚12从外部连接至引脚19 ;在引脚12和引脚 11之间连接10 μ F的C7储能电容（型号为CT41-3528-CG-50V-106JWP)和0. 1 μ F的 C8去耦电容（型号为CT41-0805-CG-50V-104JWP);引脚19和引脚20之间连接0.1 yF 的电容C5 (型号为CT41-0805-CG-50V-104JWP)和0. 01 μ F的C6去耦电容（型号为 CT41-0805-CG-50V-103JWP);引脚 18 通过 47Κ 的动态电阻 R3(型号为 RMK2012KB473FM) 连接至ADM3053芯片Ul总线侧的地；引脚11、13、16、20连接ADM3053芯片Ul总线侧的 地；引脚17 (CANH)和引脚15 (CANL)与CAN物理总线相连，且两端并联120 Ω的终端电 阻R4(型号为RMK2012KB121FM)。ADM3053芯片U2逻辑侧的引脚连接关系：引脚4RXD和 引脚5TXD分别通过47K的上拉电阻R5、R6(型号均为：RMK2012KB473FM)接至+5V电源， 并分别通过47K的上拉电阻连接至EPM7032STI44-7可编程逻辑控制器U3的引脚5和引 脚6 ;引脚2不连接；引脚6和引脚8连接+5V电源；引脚1、3、7、9、10连接ADM3053芯 片U2逻辑侧的电源地；引脚6和引脚1、3、7、9、10之间连接0. 1 μ F的电容Cl 1 (型号为 (：丁41-0805-〇6-5(^-1041^)和0.01以？的电容(：12(型号为(^41-0805-〇6-5(^-1031^)去 耦电容；引脚8和引脚9之间连接0.1 yF的电容C9(型号为CT41-0805-CG-50V-104JWP) 和 10 μ F 的电容 ClO (型号为 CT41-3528-CG-50V-106JWP)去耦电容。ADM3053 芯片 U2 总线侧的引脚连接关系：引脚12从外部连接至引脚19 ;在引脚12和引脚11之间连 接 10 μ F 的 C15 储能电容（型号为 CT41-3528-CG-50V-106JWP)和 0· 1 μ F 的 C16 去耦 电容（型号为CT41-0805-CG-50V-104JWP);引脚19和引脚20之间连接0. 1 μ F的电 容 C13((型号为 CT41-0805-CG-50V-104JWP))和 0· 01 yF 的 C14 去耦电容（型号为 CT41-0805-CG-50V-103JWP);引脚 18 通过 47K 的动态电阻 R3(型号为 RMK2012KB473FM)连 接至ADM3053芯片U2总线侧的地；引脚11、13、16、20连接4013053芯片1]2总线侧的地；弓丨 脚17 (CANH)和引脚15 (CANL)与CAN物理总线相连，且两端并联120 Ω的终端电阻R8(型号 为RMK2012KB121FM)。CAN2总线物理层隔离电路与上述CANl总线物理层隔离电路完全一 致，这里不再赘述，详见附图2,本领域技术人员应当知晓，根据本申请附图2中对于该CAN2 总线物理层隔离电路构成的具体电路结构，以及对CANl总线物理层隔离电路的具体描述， 可以直接地、毫无疑义地获知该CAN2总线物理层隔离电路的具体电路结构及各电路部件 及部件连接关系的详细限定。
[0017] ISP程序下载和按键复位电路，主要包括1片EPM7032STI44-5可编程逻辑控制芯 片、1个16MHz有源晶振、1个10芯2. 54间距的双排插针、5个电阻（R17、R18、R19、R21阻 值为1K，相应型号为RMK2012KB102FM ;R20阻值为5. 1 Ω，相应型号为RMK2012KB512FM)、 1个复位按钮开关KAN-A8-3-G和1个电容（C33容值为22pF，其相应的型号为 CT41-0805-CG-50V-220JWP)。EPM7032STI44-5可编程逻辑控制芯片主要用于执行CAN总 线接口隔离通信模块的RXD与TXD信号回环逻辑控制；16MHz有源晶振为CAN总线时序逻 辑控制提供基准源；10芯2. 54间距的双排插针为EPM7032STI44-5可编程逻辑控制器的在 线程序下载接口。其中，EPM7032STI44-5可编程逻辑控制芯片U3的引脚1连接至程序下 载接口 U7的引脚9 ;引脚2RXD和引脚3TXD分别通过47K的上拉电阻RU R2(型号均为： RMK2012KB473FM)连接至ADM3053芯片Ul的引脚4RXD和引脚5TXD ;引脚5RXD和引脚6TXD 分别通过47K的上拉电阻R1、R2(型号均为：RMK2012KB473FM)连接至ADM3053芯片U2的引 脚4RXD和引脚5TXD ;引脚7连接至程序下载接口 U7的引脚5 ;引脚9、23、29、41连接+5V电 源；引脚4、24、36、38、39、44连接至+5V电源地；引脚18~21不连接；引脚26连接至程序 下载接口 U7的引脚1 ;引脚32连接至程序下载接口 U7的引脚3 ;引脚37通过5. 1 Ω电阻 R20 (型号为RMK2012KB512FM)连接至有源晶振U6的引脚3。有源晶振U6的引脚1和引脚 4连接至+5V电源；引脚2连接+5V电源地，并与EPM7032STI44-5可编程逻辑控制芯片U3 的引脚37之间连接电容（C33容值为22pF，型号为CT41-0805-CG-50V-220JWP)。ISP程序 下载电路接口 U7的引脚1通过电阻R18连接至+5V电源地；引脚2和引脚10连接至+5V电 源地；引脚4连接至+5V电源；引脚5通过电阻Rl7连接至+5V电源；引脚6、7、8不连接；弓丨 脚9通过电阻R19连接至+5V电源。复位按钮开关KAN-A8-3-G的引脚1与EPM7032STI44-5 可编程逻辑控制芯片U3的引脚22连接，同时通过限流电阻R21 (型号为RMK2012KB102FM) 连接至+5V电源，复位按钮开关KAN-A8-3-G的引脚2连接至+5V电源地。
[0018] RXD与TXD信号回环逻辑控制程序由Verilog HDL硬件描述语言来实现，其所使用 的集成编译环境是Quartus II 5.1版本。程序代码易于理解、产品模块便于维护，可在线 进行升级处理。编程开始前首先要借助于"工程向导"