[0015]图2是图1的电路原理图。
【具体实施方式】
[0016]下面结合实施例和附图对本发明的适用于电源管理的Q值调节的低输出电流LD0电路做出详细说明。
[0017]本发明的适用于电源管理的Q值调节的低输出电流LD0电路，是由两个增益放大级、一个宽带放大级、两个电流镜缓冲级、一个功率晶体管回路、一个电阻反馈回路和两个频率补偿回路组成。两个增益放大级分别是:第一跨导增益输入级包括gmll和gml2 ;第二跨导增益输入级gm2。两个电流镜缓冲级包括:第一电流镜缓冲级和第二电流镜缓冲级。一个宽带放大级。一个功率晶体管回路。一个电阻反馈回路。两个频率补偿电容Cml和Cm2。
[0018]如图1所示，本发明的适用于电源管理的Q值调节的低输出电流LD0电路，包括有:由第一跨导增益输入级gmll、gml2构成的第一增益放大级，由第二跨导增益输入级gm2构成的第二益放大级，宽带放大级F，电流镜缓冲级D，功率晶体管回路B，电阻反馈回路R，以及第一频率补偿电容Cml和第二频率补偿电容Cm2，其中，所述的第一跨导增益输入级gml 1、gml2、宽带放大级F、第二跨导增益输入级gm2和功率晶体管回路B分别连接电源电压VDD，所述的第一跨导增益输入级gmll、gml2的输入端分别连接基准电压Vref和电阻反馈回路R，第一跨导增益输入级gmll、gml2的输出端依次通过电流镜缓冲级D和宽带放大级F连接第二跨导增益输入级gm2的输入端，第二跨导增益输入级gm2的输出端连接功率晶体管回路B，所述的第一跨导增益输入级gmll、gml2的输出端还分别通过第一频率补偿电容Cml连接功率晶体管回路B，以及通过第二频率补偿电容Cm2至电压输出端Vout，功率晶体管回路B的输出端至电压输出端Vout，所述的电压输出端Vout还依次通过第五电阻Resr和输出电容Cout接地，以及通过第六电阻RL接地。
[0019]所述的第一跨导增益输入级是由输入端连接基准电压Vref的第一跨导增益gmll和输入端连接电阻反馈回路R的第二跨导增益gml2构成；所述电流镜缓冲级D包括有第一电流镜缓冲级D1和第二电流镜缓冲级D2 ;其中，所述第一跨导增益gmll的输出端依次通过第一电流镜缓冲级D1和宽带放大级F连接第二跨导增益输入级gm2的输入端，以及通过第一频率补偿电容Cml连接功率晶体管回路B ;所述第二跨导增益gml2的输出端依次通过第二电流镜缓冲级D2和宽带放大级F连接第二跨导增益gml2的输入端，以及通过第二频率补偿电容Cm2至电压输出端Vout。
[0020]本发明的适用于电源管理的Q值调节的低输出电流LD0电路的具体构成如图2所示，具体如下:
[0021]所述的第一跨导增益gmll是由第六NM0S晶体管M12实现，所述第二跨导增益gml2是由第五NM0S晶体管Mil实现，其中，所述第六NM0S晶体管M12的栅极接第一基准电压Vref，第五NM0S晶体管Mil的栅极接电阻反馈回路R，第六NM0S晶体管M12的漏极接第一电流镜缓冲级D1，以及通过第一频率补偿电容Cml连接功率晶体管回路B，第五NM0S晶体管Mil的漏极接第二电流镜缓冲级D2，以及通过第二频率补偿电容Cm2至电压输出端Vout，所述第六NM0S晶体管M12和第五NM0S晶体管Mil的源极通过第一 PM0S晶体管M10连接电源电压VDD，第一 PM0S晶体管M10的栅极接第一偏置电压Vbl。
[0022]所述的第一电流镜缓冲级D1是由第^^一 NM0S晶体管M14和第十二 NM0S晶体管M141实现，其中，所述第i^一 NM0S晶体管M14和第十二 NM0S晶体管M141的栅极相互连接，第^^一 NM0S晶体管M14和第十二 NM0S晶体管M141的源极接地，第^^一 NM0S晶体管M14的漏极构成第一电流镜缓冲级D1的输入端连接用于实现第一跨导增益gmll的第六NM0S晶体管M12的漏极，第^^一 NM0S晶体管M14的漏极和栅极相互连接，第十二 NM0S晶体管M141的漏极构成第一电流镜缓冲级D1的输出端连接宽带放大级F ;所述第二电流镜缓冲级D2是由第十三NM0S晶体Ml3和第十四NM0S晶体Ml31实现，第十三NM0S晶体Ml3的栅极和漏极相互连接，第十三NM0S晶体M13和第十四NM0S晶体M131的栅极相互连接，第十三NM0S晶体M13和第十四NM0S晶体M131的源极接地，第十三NM0S晶体M13的漏极构成第二电流镜缓冲级D2的输入端连接用于实现第二跨导增益gml2的第五NM0S晶体管Mil的漏极，第十四NM0S晶体M131的漏极构成第二电流镜缓冲级D2的输出端连接宽带放大级F。
[0023]所述的第^^一 NM0S晶体管M14与第十二 NM0S晶体管M141的宽长比kl为2?5 ;所述第十三NM0S晶体M13和第十四NM0S晶体M131的宽长比k2为2?5。
[0024]所述的宽带放大级F包括有第七NM0S晶体管M15、第八NM0S晶体管M16、第九NM0S晶体管M151和第十NM0S晶体管M161，以及第一电阻Rbl和第二电阻Rb2，其中，第七NM0S晶体管M15的栅极和第九NM0S晶体管M151的漏极连接第一电阻Rbl的一端，第八NM0S晶体管M16的栅极和第十NM0S晶体管M161的漏极连接第二电阻Rb2的一端，第一电阻Rbl和第二电阻Rb2的另一端通过第二 PM0S晶体管M101接电源电压VDD，第七NM0S晶体管M15的源极和第九NM0S晶体管M151的栅极构成宽带放大级F的一个输入端连接第二电流镜缓冲级D2的输出端，第八NM0S晶体管M16的源极和第十NM0S晶体管M161的栅极构成宽带放大级F的又一个输入端连接第一电流镜缓冲级D1的输出端，第七NMOS晶体管M15的漏极通过第三PMOS晶体管M17接电源电压VDD，第三PMOS晶体管M17的栅极和漏极相互连接，第八NMOS晶体管M16的漏极通过第四PMOS晶体管M18接电源电压VDD，第八NMOS晶体管M16的漏极还构成宽带放大级F的输出端连接用于实现第二跨导增益输入级gm2的第十五PMOS晶体管M19，所述第二 PMOS晶体管M101的栅极接第一偏置电压Vbl，第三PMOS晶体管M17和第四PMOS晶体管M18的栅极相互连接，第十五PMOS晶体管M19的源极接电源电压VDD，第十五PMOS晶体管M19的漏极构成输出端和第十六NMOS晶体管M20的漏极共同接功率晶体管回路B，第十六NMOS晶体管M20的栅极连接第八NMOS晶体管M16的栅极，第十六NMOS晶体管M20的源极通过一个第十七NMOS晶体管M21接地，第十七NMOS晶体管M21的栅极接第二偏置电压Vb2。
[0025]所述的功率晶体管回路B包括有第十八PM0S晶体管MP和反馈电容Cm3，其中，第十八PM0S晶体管MP的栅极作为输入端分别连接用于实现第二跨导增益输入级gm2的第十五PM0S晶体管M19的输出端即漏极，以及连接第一频率补偿电容Cml，第十八PM0S晶体管MP的栅极还连接反馈电容Cm3的一端，第十八PM0S晶体管MP的源极接电源电压VDD，第十八PM0S晶体管MP的漏极和反馈电容Cm3的另一端共同至电压输出端Vout。
[0026]所述的电阻反馈回路R是由第三电阻Rfl和第四电阻Rf2串联构成，其中，第三电阻Rfl和第四电阻Rf2的连接点作为反馈端连接用于实现构成第一跨导增益输入级的第二跨导增益gml2的第五NMOS晶体管Mil的栅极，所述第三电阻Rfl的另一端至电压输出端Vout，所述第四电阻Rf2的另一端接地。
[0027]本发明的适用于电源管理的Q值调节的低输出电流LD0电路，选取第六NM0S晶体管M12作为基准电压输入端、第五NM0S晶体管Mil作为信号反馈输入端。然后信号经过电流镜缓冲级实现电流的倍增，然后经过宽带放大器级、第二增益级和功率晶体管MP，最终到达电压输出端Vout。同时经过Rfl和Rf2的反馈，以及两个补偿电容Cml和Cm2的反馈，实现调节环路的Q值。信号经过两条路径:一路是频率补偿路径，一路是反馈路径到达电压输出端Vout。至此信号完成了环路内的反馈比较和放大。在LD0的输出端加载电阻和负载电容可以测试LD0的小信号交流响应和大信号的阶跃响应。结果表明本款低输出电流LD0能够在较低输出电流和较小的芯片面积条件下维持环路的稳定性。
【主权项】
1.一种适用于电源管理的Q值调节的低输出电流LDO电路，其特征在于，包括有:由第一跨导增益输入级(gmll、gml2)构成的第一增益放大级，由第二跨导增益级(gm2)构成的第二益放大级，宽带放大级(F)，电流镜缓冲级(D)，功率晶体管回路(B)，电阻反馈回路(R)，以及第一频率补偿电容(Cml)和第二频率补偿电容(Cm2)，其中，所