使用具有计数状态的有限状态机的实时触发的制作方法
【专利说明】使用具有计数状态的有限状态机的实时触发
【背景技术】
[0001] 测量、记录、处理信号并且显示处理的结果的测量仪器对于本领域而言是已知的。 例如，数字示波器测量作为时间函数的信号的幅度，并且将所观测到的信号的一部分显示 为作为时间函数的信号幅度的曲线图。现代的数字示波器可以在多个测量通道的每一个中 按接近100G采样/秒的速率测量信号。为了以此速率生成数据，通常使用在连续时隙中对信 号进行采样的采样保持电路组将信号进行数字化。每个采样保持电路提供高速模数转换器 (ADC)，其在分配给该ADC的高速存储器组中存储其输出。
[0002] 这种数据的仅仅一小部分通常是令人感兴趣的。因此，利用某种形式的"触发"以 定义信号中感兴趣区域的开始。当检测到触发时，仪器记录从触发到取决于存储器组的存 储容量的某时间点的信号。可以实时地用硬件实现简单触发(例如，检测信号的上升沿）。可 以如ADC组可生成采样那样快地消耗采样的触发系统称为实时触发系统。然而，更复杂的触 发必须依赖于存储数据序列并且然后使用太慢而无法实时工作的硬件检查该序列。在这些 方案中，使用实时触发定义某种初步触发事件。仪器然后记录从触发点到某预定数目的采 样的数据。所记录的数据然后经更复杂的触发系统检查，以确定是否出现更复杂的触发。这 些次级的触发系统称为后获取触发(PAT)。如果发现复杂触发，则仪器显示以该触发为开始 的数据。如果未发现复杂触发式样，则重复处理。在PAT正将所存储的数据进行操作的时间 期间，仪器不获取任何新数据，因此，仪器在该时间段内是"盲"的。盲时间通常是总操作时 间的一大部分，因此，感兴趣的信号可能会丢失。
[0003] 在共同审理中的美国专利申请US序列号14/313,884中，公开了使用有限状态机 (FSM)实现复杂触发准则的触发系统的方案。在该发明中，数字化的信号值首先转换为相比 数字化的信号值具有远远更少状态的符号序列。例如，通过将此信号值与三个范围的值进 行比较，12比特ADC生成的值可以缩减为三个符号L、M、H。触发定义为符号序列中满足预定 正则表达式的序列。FSM实现的触发系统将所得符号序列进行操作。很多感兴趣的触发可以 表示为关于这些符号的式样。由于状态的数目很小，因此对于所得FSM的存储器要求显著地 减小。为了实现实时处理速度，使用对在每个字中具有多个符号的字进行操作的FSM，使得 每个时钟周期中所消耗的符号的数目匹配ADC生成符号的速率。即使在消耗速率小于实时 处理所需的速率的系统中，也可以从与PAT关联的时间减小处理时间，因此，盲时间显著减 少。实现在符号重复的时间方面指定触发式样的触发的触发系统提出了显著的挑战。本发 明致力于用以实现这种触发的系统。
【发明内容】
[0004] 本发明包括一种检索信号中的式样的装置。该装置包括符号生成器和FSM。符号生 成器接收有序的信号值序列，并且将有序的信号值序列转换为有序的符号序列，每个符号 具有多个状态。FSM接收有序的符号序列，并且如果有序的符号序列包括正则表达式所指定 的、包含关于符号状态中的一个的计数限制的目标序列，则生成匹配信号。FSM包括计数状 态，其包括对符号状态中的一个的事件进行计数的计数器。
[0005] 在本发明的一方面中，FSM特征在于输入字和FSM时钟周期。FSM在每个FSM时钟周 期期间处理一个输入字，输入字包括多个符号。
[0006] 在本发明另一方面中，计数限制包括符号状态中的一个的精确数目的事件出现在 目标序列中的要求。在本发明又一方面中，计数限制包括大于符号状态中的一个的指定数 目的事件出现在目标序列中的要求。在本发明再一方面中，计数限制包括符号状态中的一 个的大于第一指定数目的事件并且符号中的一个的小于第二指定数目的事件出现在目标 序列中的要求。
[0007] 在本发明另一方面中，FSM具有存储器，其存储基于FSM的当前状态和FSM当前处理 的输入字以指定FSM的下一状态的状态表。当FSM处于计数状态时，状态表指定用于FSM的第 一和第二下一状态。FSM基于是否已经符合计数限制选取第一和第二下一状态中的一个。在 本发明另一方面中，如果计数器具有小于第一值或大于第二值的值，则不符合计数限制， FSM选取的第一和第二状态中的一个还取决于计数器小于第一值还是大于第二值。
[0008] 在本发明又一方面中，装置还包括信号数字化器和信号存储器，信号生成器接收 信号并且据此生成有序的信号值序列。有序的信号值序列存储在信号存储器中。在本发明 一方面中，信号数字化器在每个FSM时钟周期期间生成第一数目的信号值，第一数目的信号 值中的每一个在一个FSM时钟周期期间转换为对应符号。FSM在一个FSM时钟周期期间将第 一数目的符号处理为单个输入字。
[0009] 在本发明再一方面中，装置包括显示器控制器和显示器，显示器控制器响应于FSM 生成匹配信号在显示器上显示信号值的一部分。
[0010] 在本发明又一方面中，FSM是Mealy型FSM。
【附图说明】
[0011] 图1示出利用基于FSM的触发系统以实现实时触发的数字示波器系统。
[0012] 图2示出检索正则表达式[~L]*L+M*H{3,4}M*L的FSM。
[0013] 图3A示出用于检测毛刺序列rL]*L+M*H{m}M*L的计数器扩展型FSM的状态图。 [0014]图3B示出用于检测毛刺序列rL]*L+M*H{m，}M*L的计数器扩展型FSM的状态图。 [0015] 图3C示出用于毛刺序列rL]*L+M*H{m，n}M*L的计数器扩展型FSM。
[0016]图4示出用于检索图3A所示的序列的双符号输入字的基本FSM。
[0017]图5不出实现根据本发明的FSM的硬件的部分。
[0018] 图6示出用于对奇数数目的H进行计数的双符号输入字FSM的基本FSM。
【具体实施方式】
[0019] 关于利用触发系统的示例性系统，可以基于上述符号系统更容易地理解本发明提 供其优点的方式。现在参照图1，其示出利用基于FSM的触发系统以实现实时触发(RTT)的数 字示波器系统。ADC组12将数字示波器的输入进行数字化。为了提供足够的时间分辨率，每 个ADC包括具有非常窄的采样窗口的采样保持电路。该窗口远短于将捕获的采样值进行数 字化所需的时间。因此，利用这样的ADC组：组中相继的ADC捕获在时间上彼此偏移的信号 值，以提供在时间上以采样窗口的宽度分离的连续系列的采样。
[0020] 来自每个ADC的输出存储在存储器14中的对应存储器组中。存储器中的ADC和组的 分组的细节已经从附图中予以省略，以简化附图和以下讨论。ADC输出受符号生成器15监 控，所述符号生成器15根据每个ADC测量值生成符号。符号然后输入到触发生成器16。如果 触发生成器16发现与触发序列匹配，则显示器控制器19从触发序列定义的点开始在显示器 20上显示对应的ADC测量值。
[0021] 为了简化以下讨论，假设每个输入信号值转换为仅具有三个状态L、M、H的符号集 合。符号L分配给小于第一阈值的信号值;符号M分配给处于第一阈值与小于等于第二阈值 之间的信号值;符号H分配给大于第二阈值的信号值。
[0022] 本发明可以定义的触发式样限于可用正则表达式定义的式样。为了当前讨论的目 的，正则表达式定义为定义检索式样的字符序列。考虑正则表达式，存在执行如此定义的检 索的FSM，并且存在自动生成该FSM的过程。还应注意，存在多于一个的能够对任何给定正则 表达式执行检索的FSM。
[0023] FSM是具有以"有向沿"连接的多个状态的状态机。在每个处理周期，当FSM接收到 新的输入字时，FSM从其当前状态移到下一状态。因此，每个沿具有与该沿关联的一个或多 个输入值。当FSM接收到值等于沿所对应的值的输入字并且FSM处于与沿的输入侧关联的状 态时，FSM改变为与沿的输出侧关联的状态。FSM然后进入处理下一输入字。某些转变引起 FSM报告包括与转变关联的信息的匹配。转变可以是进入特定状态或通过指定的沿进入该 状态。为了当前讨论的目的，当FSM已经移到其新状态并且做出任何所需的报告时，处理周 期完成。
[0024]如上所述，正则表达式定义为定义检索式样的字符序列。表达式中的每个字符是 具有其字面意义的正则字符，或是预定数目的具有特殊意义的元字符之一。例如，元字符 "表示或者。a或b符合正则表达式"a | b"。元字符"?和"+"限定前面的要素。如果前面 的要素出现零次或一次，则满足元字符"?"，如果前面的要素出现零次或多次，则满足"*"， 如果前面的要素出现一次或多次，则满足"+"。很多感兴趣的式样需某个串的重复。如果表 达式中存在多于一个的字符或多于一个的字符范围，则用（）包围（分组)待重复的表达式。 元字符"["and" ]"用于形成字符分类